网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 企业专区 » Xilinx » 使用synplify如何综合带有core generator生成IP的工程？

共5条 1/1 1 跳转至页

使用synplify如何综合带有core generator生成IP的工程？

becoll
工程师
2010-04-08 17:27:07     打赏
我用synplify综合一个带有ISE IP核的工程，添加属性使其为黑盒子，在synplify中查看时已经成功综合为了黑盒子，如下图：


然而当我用生成的edf文件放到ISE中去implementation时却报错：
ERROR:Xst:2369 - Empty project file "E:\design\core\c3\xin\cpu\cpu.prj"
我已将core generator生成的.xaw和.xco文件都添加进了ISE的工程中，这是怎么回事呢？
回复
收藏
0



关键词： 使用     synplify     如何     综合     带有     gene    

witer5
菜鸟
2010-04-08 23:22:39     打赏
2楼
你可以在ISE中调用synplify, 就可以不用考虑IP core的问题了.

评论
Jason_Zhang
高工
2010-04-09 10:03:06     打赏
3楼
我还真没用过这种用法，以前都是直接在ISE中调用Synplify。
以后可以试试看

评论
larrybird
工程师
2010-04-11 00:36:54     打赏
4楼
还不知道这些功能怎么用！~

评论
larrybird
工程师
2010-04-11 00:37:14     打赏
5楼
还不知道这些功能怎么用！~

评论
共5条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]
-

嵌入式开发

STM32

MCU

FPGA

软件与操作系统

RISC-V

国产MCU

-

综合技术

-

DIY与开源设计

-

行业应用

-

活动中心

-

高校专区

-

休闲专区

-

企业专区

-

论坛服务

—
—
—
版
块
导
航