EEPW论坛
网站首页
首页
特色版块
企业专区
电子DIY
活动通道
最新帖
问答
签到
首页
STM32
电源与模拟
物联网技术
OpenVINO生态社区
Xilinx
STM32
GD32
ADI
TI
Linear
Microchip
Renesas
Cypress
Mouser
Burnon
我的四轴 DIY
键盘 DIY
树莓派DIY
功放 DIY
3D打印 DIY
智能车DIY
LightCube DIY
QuadCopter DIY
51 DIY
MCU DIY
FPGA DIY
ARM DIY
CPLD DIY
DSP DIY
拆解+DIY
OpenVINO
TM
,给你看得见的未来!>>
电子产品世界
»
论坛首页
»
企业专区
»
Xilinx
»
使用synplify如何综合带有core generator生成IP的工程?
共5条 1/1
1
跳转至
页
697224
使用synplify如何综合带有core generator生成IP的工程?
becoll
工程师
2010-04-08 17:27:07
评分
只看楼主
1楼
我用synplify综合一个带有ISE IP核的工程,添加属性使其为黑盒子,在synplify中查看时已经成功综合为了黑盒子,如下图:
然而当我用生成的edf文件放到ISE中去implementation时却报错:
ERROR:Xst:2369 - Empty project file "E:\design\core\c3\xin\cpu\cpu.prj"
我已将core generator生成的.xaw和.xco文件都添加进了ISE的工程中,这是怎么回事呢?
回复
收藏
分享
关键词:
使用
synplify
如何
综合
带有
gene
697259
witer5
菜鸟
2010-04-08 23:22:39
评分
2楼
你可以在ISE中调用synplify, 就可以不用考虑IP core的问题了.
评论
697321
Jason_Zhang
高工
2010-04-09 10:03:06
评分
3楼
我还真没用过这种用法,以前都是直接在ISE中调用Synplify。
以后可以试试看
评论
697713
larrybird
工程师
2010-04-11 00:36:54
评分
4楼
还不知道这些功能怎么用!~
评论
697714
larrybird
工程师
2010-04-11 00:37:14
评分
5楼
还不知道这些功能怎么用!~
评论
共5条 1/1
1
跳转至
页
回复
匿名不能发帖!请先 [
登陆
注册
]
发新帖
每日签到
热门分类
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂