假设我有一个顶层设计文件top.vhd和三个子模块module1.vhd、module2.vhd和module3.vhd。
以前用quantusII的logiclock功能时允许使用synplify单独综合各模块,例如单独综合module1.vhd,生成module1.vqm文件,然后用module1.vqm替换掉原工程的module1.vhd。
现在用ISE也想用类似的方法。我用synplify单独综合了一个模块,生成edf网表文件,替换原工程相应文件时,报错说顶层设计文件不是edif格式的。
难道用synpify综合ISE的工程文件只能整体综合吗?还是我用的方法不对?
共3条
1/1 1 跳转至页
用synplify不能单独综合ISE工程的某一个模块吗?
en,不过ISE的增量编译还有点不太会用。
如果某个子模块如module1.vhd满足了功能和时序条件,那么将它设为portion或使用smartguaid技术,这样下次编译时就不会影响到这个模块的逻辑了。然而我不知道该如何确定这个子模块是否满足功能和时序条件,好像在ISE工程中是不能对某一子模块单独做后仿真的(缺少sdf文件),我对在ISE中加时序约束也感到很头疼。
用synplify就不一样了,可以单独对各模块综合,添加约束,直到满足时序条件,再用生成的网表文件替换原模块文件,就能保证这个模块的逻辑在下次综合中不会改变。
继续研究中............
如果某个子模块如module1.vhd满足了功能和时序条件,那么将它设为portion或使用smartguaid技术,这样下次编译时就不会影响到这个模块的逻辑了。然而我不知道该如何确定这个子模块是否满足功能和时序条件,好像在ISE工程中是不能对某一子模块单独做后仿真的(缺少sdf文件),我对在ISE中加时序约束也感到很头疼。
用synplify就不一样了,可以单独对各模块综合,添加约束,直到满足时序条件,再用生成的网表文件替换原模块文件,就能保证这个模块的逻辑在下次综合中不会改变。
继续研究中............
共3条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
【有奖活动】智能可穿戴设备AR/VR如何引领科技新潮流! | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
【有奖活动】震撼来袭!这场直播将直击工程师的心灵! |
打赏帖 | |
---|---|
如何实现基于NXPiMX.RT1021的BH1730采集被打赏50分 | |
【换取手持数字示波器】AHT10温度检测分享被打赏40分 | |
【换取手持数字示波器】ACM32F070开发板点亮LCD屏和触控按键,串口,ADC被打赏40分 | |
【换取手持数字示波器】ACM32F070LCD屏和触控按键功驱动蜂鸣器分享被打赏40分 | |
【换取手持数字示波器】国民技术PWM功能知识分享被打赏40分 | |
【换取手持数字示波器】放大器运放知识分享被打赏40分 | |
【分享评测,赢取加热台】+开关电源AC输入知识分享被打赏30分 | |
【换取手持数字示波器】N32G430点亮数码管与串口打印、ADC被打赏40分 | |
老胖子聊电路--分析一个反馈电路被打赏50分 | |
【换取手持数字示波器】+点亮WS2812RGB灯被打赏50分 |