VerilogHDL及其Testbench编写方法
1 Verilog HDL的基本观点
1) 观点1:module内每个基本模块之间是并行运行的。
2) 观点2:每个模块相当于一个连续赋值的过程。
3) 观点3:方程和任务是共享代码的最基本方式。
4) 观点4:同语言可用于生成模拟激励和指定测试的验证约束条件。
5) 观点5:库的概念相当于Visual C++中的DLL概念。
6) 观点6:文件与文件之间的关系可以使用C++中的*.h和*.cpp之关系理解。
2 设计建模的三种方式
1) 行为描述方式。过程化结构,每个结构之间是并行的。
2) 数据流方式。连续赋值语句方式,每个赋值语句之间是并行的,且赋值语句和结构之间是并行的。
3) 结构化方式。门和模块实例化语句。
3 两者数据类型
1) 线网数据类型wire:表示构件间的物理连线;
2) 寄存器数据类型reg:表示抽象的数据存储元件。
......
VerilogHDL及其Testbench编写方法.pdf
共2条
1/1 1 跳转至页
VerilogHDL及其Testbench编写方法
2楼
QII中的仿真工具是激励波形输入的,不方便,而且QII的仿真功能是远不能与Modelsim相提并论的。
仅仅使用波形输入,只能完成简单的、小型项目的验证。对于复杂的项目,Testbench是必须的,而且Testbench可以将需要的数据输出到文件,用其它工具(如Matlab)做验证。
学FPGA,Testbench是必须的,我的个人观点。
仅仅使用波形输入,只能完成简单的、小型项目的验证。对于复杂的项目,Testbench是必须的,而且Testbench可以将需要的数据输出到文件,用其它工具(如Matlab)做验证。
学FPGA,Testbench是必须的,我的个人观点。
共2条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
【有奖活动】震撼来袭!这场直播将直击工程师的心灵! | |
“我想要一部加热台”活动,不花钱赢取开发好工具!活动开始了哦 | |
【有奖活动】伙伴们:您的“需求”解决了吗? | |
抽奖了,抽奖了,金升阳医疗电源 |
打赏帖 | |
---|---|
【换取手持数字示波器】+与同事对定时器输出相位可调PWM移相全桥控制分享被打赏50分 | |
【换取手持数字示波器】+LP-MSPM0L1306开发板试用体验+串口被打赏40分 | |
CC-RL编译器相关问题求助被打赏10分 | |
【换取手持数字示波器】+与同事对ESP-12开发调试经验分享被打赏50分 | |
【换取手持数字示波器】+同事tek示波器调试spi解析被打赏50分 | |
【换取手持数字示波器】+2.6寸墨水屏调试经验被打赏50分 | |
换取手持数字示波器+个人开关电源的设计经验被打赏50分 | |
【换取手持数字示波器】+【APT32F173测评】+URAT被打赏20分 | |
【换取手持数字示波器】CH32X035的定时器以及外部中断体验被打赏50分 | |
【换取手持数字示波器】CH32X035搭建开发环境(RISC-V)被打赏50分 |