这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » 综合技术 » 物联网技术 » 基于ARM动态称重系统中的应用(ZT)

共1条 1/1 1 跳转至

基于ARM动态称重系统中的应用(ZT)

助工
2008-07-14 17:51:27     打赏

随着经济的不断发展和各地物流业的不断扩大。有些人为了追求更高的局部利益


,往往会擅自改装运输工具,增大车载量,从而导致超载现象屡见不鲜。根据“


四次方原则”,车辆超载给我国的公路,桥梁等交通基础设施带来了极大的破坏


力。

  动态称重系统能够在车辆行驶过程中得知其重量,该系统由于不会给交通带


来堵塞而受到各交通部门的青睐。由于动态称重过程中得到的信号是短历程、非


平稳信号,信号中混杂了很多于拢信号。因此,为了净化信号,本设计引入了小


波分析去噪和神经网络等新型算法,但这些算法计算量大的缺点严重影响到系统


的运行效率,即系统只有等整个算法运行完后,才能开始新一轮的数据采集。为


此,目前一些动态称重系统使用多CPU来解决这个问题,但这又增加了系统灵活性


和复杂性,而且成本也会提高。

  为了解决上述问题.本文设计了一个基于CPLD的数据采集通道,以配合动态称


重系统完成对动态称重信号的数据采集。

  1 系统结构

  本动态称重系统的结构框图如图1所示。图中,称重传感器将压力变换成电信


号,并经放大滤波电路后送入ADC进行模数转换,然后将数字信号写入到CPLD中的


一存储体中。该存储体存满后,CPLD将向处理器申请DMA传输,同时将新AD值写入


到另一存储体中。本动态称重系统采用S3C44B0X处理器,并将处理器内部ZDMA设


置为全服务模式(whole service mode)。当DMA结束时,系统将输出清零信号以将


当前读的CPLD存储体清空。

    2 系统设计

  2.1 放大电路的设计

  选用CS-l型称重传感器主要是因为该传感器线性度好,重复性好,具有自动


复位和抗偏抗伸能力,而且安装使用方便,互换性好。

  本系统采用铰链式称重平台。为了使平台更稳定设计时采用两个传感器来支


撑载荷,两传感器输出的信号分别经仪表放大器放大和滤波,然后再叠加并经滤


波电路送给ADC电路。

  由于ADC芯片MAX120为差分输入,故可将其中一路信号反相后,再送入ADC电


路,这样便可实现两路信号的叠加。

  2.2 ADC电路的设计

  MAX120是集采样保持电路和精密电源电路于一体的12位ADC,它的转换时间是


1.6μs,采样率是500 ksps,内外采样模式可选。

  本系统的采样速率为100 kbps,MAX120工作在模式5,即连续转换模式,图2


是其连续转换的ADC电路。在该模式下,MAX120每14个时钟完成一次转换,所以要


求输入时钟为1.4 MHz,该时钟可由处理器输出的时钟经CPLD分频得到。

   本电路使用内部精密参考电源。传感器的信号经滤波放大后送到MAX120,再


经内部采样保持电路后便开始转换,然后经14个时钟周期后完成一次转换,此时


INT/BUSY变为低电平,并由D0~D12送出转换后的数字信号,并一直保持到下一次


转换结束。图3是MAX120在模式5下的时序。该电路用INT/BUSY作为串行时钟,并


利用其下降沿将转换后的数据打入CPLD中的存储体。

   2.3 CPLD模块设计

  EDA技术的快速发展使FPGA/CPLD的片上资源越来越丰富,尤其是其高速性能


和片上RAM,使其特别适用于数据采集的设计。本设计选用Altera公司的


FLEX10K30E器件.该器件含有8个EAB(嵌入式阵列),每个EAB能够提供4K位存储位


,每个EAB都有双口RAM实现能力:芯片可提供30000逻辑门;门级延时仅6.5 ns。


本系统中的CPLD设计主要包含地址发生器、双端口RAM、控制逻辑等,其功能框图


如图4所示。

  系统上电后,ADC一直处于连续转换模式。为了对轴重的全程信号(车轮上称


重板到离开称重板的检测信号)进行记录,CPLD模块内部设计有一比较器。可当重


量达到一定值时(认为有效轴重),打开与门以开始将AD值存储存储体中;而当AD值


低于有效轴重时,认为是车轮离开称重板,此时将关闭与门并产生DMA请求,以请


求将数据取走。

  为了进一步提高数据存取的效率,设计中采用了换体存储技术,即将2 K字的


存储器分为两个存储体I和II,I的地址为0x000~0x3FF,II的地址为0x400~


0x7FF,它们均设计为双口RAM。分为两个存储体的好处是在向I写数据时.处理器


可以同时从II读取数据,反之亦然,这样便可提高数据的访问效率,同时可简化


双口RAM的设计难度(如单元的读写不再会产生冲突)。

  系统中的地址发生器是10位的加法计数器,它以MAX120的转换信号INT/BUSY


作为计数脉冲,其计数值可作为存储体的地址,并在AD转换完后由计数器产生一


新单元地址,同时将AD值锁存到数据缓冲中,并将数据存储到该存储单元中。当


地址发生器地址越界时(存储体I或II满),系统便向处理器发出DMA请求。




关键词: 基于     动态     称重     系统     中的     应用     信号     设计         

共1条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]