网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 关于lcell的一个问题

共14条 1/2 1 2 › 跳转至页

关于lcell的一个问题

271303204
助工
2009-04-27 09:06:39     打赏
在alteral公司的fpga中，时常要采用lcell进行延时。lcell作为一个缓冲器，在具体的硬件上，究竟是怎么构成的呢？如果用cycloneII来说明的话
回复
收藏
0



关键词： 关于     lcell     一个     问题    

271303204
助工
2009-04-29 18:44:07     打赏
2楼
晕倒，都没有高手关注啊

评论
271303204
助工
2009-05-06 15:47:24     打赏
3楼
Jason_zhang 呢？帮忙解答一下啊

评论
Jason_Zhang
高工
2009-05-07 18:49:14     打赏
4楼
这个我真不是很清楚，应该查查Aleral的相关手册，应该能有答案。
想过去，可能是实现为两个反相器吧，如果直接用RTL写两个反相器的话，会被综合器优化掉。一般这种延时都是用反相器或延时线来做的。

评论
271303204
助工
2009-05-12 10:30:53     打赏
5楼
哈哈，终于明白了，一个lcell在fpga中的实现为穿过一个LUT，不同的fpga，其延时不同，走不同的连线，也会造成延时的不同

评论
Jason_Zhang
高工
2009-05-12 12:53:55     打赏
6楼
那么被用于lcell的LUT被实现为什么样的逻辑结构呢？

你是在什么样的情况下需要lcell的？lcell的延时是不精确的，我一般都采用触发器做同步延时。

评论
271303204
助工
2009-05-12 13:51:28     打赏
7楼
想做个延时链，延时时间越短，计时分辨率也就越高 刚才做了几个测试，延时大概在0.3ns左右

评论
Jason_Zhang
高工
2009-05-12 14:15:53     打赏
8楼
0.3ns = 3.33...G，已经是微波频段了，这种延时在现在的FPGA内怎么可能实现呢？
0.3ns，光速也只走了9cm.
有个方法也许可以实现，将原信号和需要的信号都从管脚出来经过延迟线或电容再从另一个管脚进去，利用两段延迟线或电容的不同来实现0.3ns的时间差，当然你要保证FPGA内部的延迟是相同的（这是不可能的）。开个玩笑，这个方法不可用。

评论
Jason_Zhang
高工
2009-05-12 14:16:10     打赏
9楼
0.3ns是不可能实现的，你应该通过其他方法提供计时分辨率，比如多次测量，取平均。

评论
271303204
助工
2009-05-18 13:31:09     打赏
10楼
只要lcell延时大概相同就可以了，看有些资料说，在chipplaner里面调节lcell的相对位置，就能大概做到每个lcell基本延时相同

评论
共14条 1/2 1 2 › 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]