我用q2的core做了个锁相环，输入时钟50兆，输出三路皆为100兆的时钟，相移参数我都设成了10ns，然而仿真出来的图却有一路与另外两路时钟相位不一致，如下图所示，请问这是为什么呢？
（生成pll时我选择了生成一个仿真图文件，这个图的输出关系却是正确的，如下图）
| 有奖活动 | |
|---|---|
| 【有奖活动】分享技术经验，兑换京东卡 | |
| 话不多说，快进群！ | |
| 请大声喊出：我要开发板！ | |
| 【有奖活动】EEPW网站征稿正在进行时，欢迎踊跃投稿啦 | |
| 奖！发布技术笔记，技术评测贴换取您心仪的礼品 | |
| 打赏了！打赏了！打赏了！ | |
| 打赏帖 | |
|---|---|
| 【笔记】生成报错synthdesignERROR被打赏50分 | |
| 【STM32H7S78-DK评测】LTDC+DMA2D驱动RGBLCD屏幕被打赏50分 | |
| 【STM32H7S78-DK评测】Coremark基准测试被打赏50分 | |
| 【STM32H7S78-DK评测】浮点数计算性能测试被打赏50分 | |
| 【STM32H7S78-DK评测】Execute in place(XIP)模式学习笔记被打赏50分 | |
| 每周了解几个硬件知识+buckboost电路（五）被打赏10分 | |
| 【换取逻辑分析仪】RA8 PMU 模块功能寄存器功能说明被打赏20分 | |
| 野火启明6M5适配SPI被打赏20分 | |
| NUCLEO-U083RC学习历程2-串口输出测试被打赏20分 | |
| 【笔记】STM32CUBEIDE的Noruletomaketarget编译问题被打赏50分 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂