这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 各位大侠,请教时序逻辑组合逻辑的概念问题

共8条 1/1 1 跳转至

各位大侠,请教时序逻辑组合逻辑的概念问题

菜鸟
2010-05-27 16:02:06     打赏
各位大侠,请教个概念问题
时序逻辑电路概念
课本上的定义是:任意时刻的输出信号不仅取决于当时的输入,而且还取决于电路原来的状态,或者说,是与以前的输入有关。
在夏宇闻的关于阻塞赋值、非阻塞赋值的章节的例子里,有这么一个描述:
always@(posedge clk or negedge rst_n)
if(!rst_n) q<='b0;//时序逻辑
else q<=a^b;//异或,组合逻辑
实在想不通为什么把q<='b0这个语句看成是时序逻辑。好像并不符合定义啊?



关键词: 各位     大侠     请教     时序     逻辑     组合     概念     问题    

专家
2010-05-27 16:43:39     打赏
2楼

有疑问?


菜鸟
2010-05-27 16:56:37     打赏
3楼
在那个语句里q的上个状态并没有影响到下个状态啊,为什么说是时序逻辑描述呢?

工程师
2010-05-27 18:22:47     打赏
4楼

时钟驱动的算作时序逻辑吧~


高工
2010-05-28 10:03:49     打赏
5楼
这个概念确实有点模糊,

always@(posedge clk or negedge rst_n)
if(!rst_n) q<='b0;//时序逻辑
else q<=a^b;//异或,组合逻辑

if(!rst_n) q<='b0; 异步复位,该算是组合逻辑吧

q<=a^b;// 同步置数该算是时序逻辑吧。

其实就是一个异或门后面加上一个带异步复位的D触发器,前者算组合,后者算时序

菜鸟
2010-05-28 10:32:46     打赏
6楼
其实就是一个异或门后面加上一个带异步复位的D触发器,前者算组合,后者算时序

这句算是点醒我了,谢谢了,呵呵

工程师
2010-05-28 11:20:48     打赏
7楼
或者可以看做是一个同步逻辑,同步电路是由时序电路(寄存器和各种触发器)和组合逻辑电路构成的电路,其所有操作都是在严格的时钟控制下完成的,与时钟之间有固定的因果关系

高工
2010-05-28 16:21:11     打赏
8楼

呵呵,除了考试外,基本不用细扣吧。做工程的,不必“学究”


共8条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]