各位大侠，请教个概念问题
时序逻辑电路概念
课本上的定义是：任意时刻的输出信号不仅取决于当时的输入，而且还取决于电路原来的状态，或者说，是与以前的输入有关。
在夏宇闻的关于阻塞赋值、非阻塞赋值的章节的例子里，有这么一个描述：
always@(posedge clk or negedge rst_n)
if(!rst_n) q<='b0;//时序逻辑
else q<=a^b;//异或，组合逻辑
实在想不通为什么把q<='b0这个语句看成是时序逻辑。好像并不符合定义啊？
 我要赚赏金打赏帖 |
|
|---|---|
| STM32C0116DK开发探索记（3）被打赏￥30元 | |
| STM32C0116DK开发探索记（2）被打赏￥24元 | |
| STM32C0116DK开发探索记（1）被打赏￥29元 | |
| 谨防极海G32M3101电机评估板易跌落的陷阱被打赏￥24元 | |
| 【全网首拆】M5STACK ATOM系列开发板拆解 / AtomS3R-CAM摄像头更换方法(提高10倍像素)被打赏￥26元 | |
| 基于MCP23S17的输入输出功能模块控制被打赏￥20元 | |
| 【S32K3XX】SPD 软件包使用Link文件修改被打赏￥22元 | |
| Switch-Case局部变量定义问题被打赏￥23元 | |
| 基于米尔TIAM62L开发板的串口通信及应用被打赏￥20元 | |
| PCF8574功能模块及其使用被打赏￥20元 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
