各位大侠，请教个概念问题
时序逻辑电路概念
课本上的定义是：任意时刻的输出信号不仅取决于当时的输入，而且还取决于电路原来的状态，或者说，是与以前的输入有关。
在夏宇闻的关于阻塞赋值、非阻塞赋值的章节的例子里，有这么一个描述：
always@(posedge clk or negedge rst_n)
if(!rst_n) q<='b0;//时序逻辑
else q<=a^b;//异或，组合逻辑
实在想不通为什么把q<='b0这个语句看成是时序逻辑。好像并不符合定义啊？
 我要赚赏金打赏帖 |
|
|---|---|
| 【FreeRtos】FreeRtos + MPU模块的配置使用被打赏￥32元 | |
| 【分享开发笔记，赚取电动螺丝刀】墨水屏文本显示器被打赏￥25元 | |
| 【STEVAL-STWINKT1B】：结合STMcubeMX软件读取HTS221温湿度被打赏￥22元 | |
| M5PAPERESP32EINKDEVKIT评测|使用MicroPython开发M5Paper被打赏￥15元 | |
| OK1126B-S开发板下以导航按键控制云台/机械臂姿态调整被打赏￥29元 | |
| 【树莓派5】便携热成像仪被打赏￥36元 | |
| 【树莓派5】环境监测仪被打赏￥35元 | |
| OK1126B-S开发板下多时段语音提示型电子时钟被打赏￥27元 | |
| OK1126B-S开发板下函数构建及步进电机驱动控制被打赏￥25元 | |
| 【S32K3XX】LPI2C 参数配置说明被打赏￥20元 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
