这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 【应用手册】Arria V 时序优化指南

共1条 1/1 1 跳转至

【应用手册】Arria V 时序优化指南

高工
2012-04-07 11:03:19     打赏
Arria V 时序优化指南
本文档为Arria® V FPGA 设计中一组确定的关键时序路径的情况介绍了时序优化的指南。时序分析提供每个关键时序路径情况的讨论,以帮助您理解关键时序路径。为设计时序性能的优化提供时序指南。为每个示例情况提供一个Quartus Archive File(.qar) 作为设计示例。示例情况被用于显示各种关键时序路径。时序结果可能有所不同,取决于Quartus® II软件的版本和所用的Arria V 器件。所提供的指南可以帮助您优化指定的关键时序路径。详见an652_CN.pdf



关键词: 应用     手册     Arria     时序     优化     指南    

共1条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]