【白皮书】在DDR3 SDRAM存储器接口中使用调平技术
DDR3 SDRAM存储器体系结构提高了带宽，总线速率达到了600 Mbps 至1.6 Gbps (300 至800 MHz)，它采用1.5V 工作，降低了功耗，90-nm 工艺密度提高到2 Gbits。这一体系结构的确速率更快，容量更大，单位比特的功耗更低，但是怎样才能实现DDR3 SDRAM DIMM 和FPGA 的接口呢? 调平技术是关键。如果FPGAI/O 结构中没有直接内置调平功能，和DDR3 SDRAM DIMM 的接口会非常复杂，成本也高，需要采用大量的外部元件。那么，什么是调平技术，这一技术为什么非常重要?详见wp-01034_CN.pdf。
| 有奖活动 | |
|---|---|
| 硬核工程师专属补给计划——填盲盒 | |
| “我踩过的那些坑”主题活动——第002期 | |
| 【EEPW电子工程师创研计划】技术变现通道已开启~ | |
| 发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
| 【EEPW在线】E起听工程师的声音！ | |
| 高校联络员开始招募啦！有惊喜！！ | |
| 【工程师专属福利】每天30秒，积分轻松拿！EEPW宠粉打卡计划启动！ | |
| 送您一块开发板，2025年“我要开发板活动”又开始了！ | |
我要赚赏金
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
