这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 【白皮书】40-nm FPGA功耗管理和优势

共1条 1/1 1 跳转至

【白皮书】40-nm FPGA功耗管理和优势

高工
2012-04-16 09:34:02     打赏

【白皮书】40-nm FPGA功耗管理和优势
40-nm工艺要比以前包括65-nm节点和最近的45-nm节点在内的工艺技术有明显优势。最引人注目的优势之一是其更高的集成度,半导体生产商可以在更小的物理空间中以更低的成本实现更强的功能。密度和性能的提高意义非常大,而当今系统开发人员面临的最大设计问题之一是功耗。
工艺技术在降低功耗上的措施已经发挥到极限。更小的尺寸有利于降低动态功耗( 更小的杂散电容),但是也会增大待机功耗( 增加了漏电流)——如果不采取措施来降低它。Altera 认识到功耗带来的问题,积极采取措施来降低有功功耗和待机功耗。本白皮书详细介绍内核和I/O 的低功耗创新体系结构,以及Altera®Stratix® IV FPGA 实现低功耗、高性能和高密度所采用的工艺技术。和最相近的竞争FPGA 相比, Stratix IVFPGA 密度是其两倍,快35%,而总功耗低50%。
详见wp-01059_CN.pdf




关键词: 白皮书     40-nm     功耗     管理     优势    

共1条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]