电子产品世界 » 论坛首页 » 电子DIY » CPLD DIY » 【37楼】Quartus 的软件、破解和USB-blaster驱动等下载...【


共41条 1/5 1 2 3 4 5 ›| 跳转至

【37楼】Quartus 的软件、破解和USB-blaster驱动等下载...【76-Chasel的CPLD进程帖】

高工
2013-05-19 12:46:55    评分

/*******************2楼,【申请帖】楼层目录...**********************/

/*******************3楼,【进程帖】楼层目录...**********************/

==========================================

我选择第二种方案:申请PCB板,购买组委会提供的元器件包 

实验名称:基于CPLD的VGA视频显示系统的设计

==========================================

实验概要

    实现功能:

   先完成一些基础功能,走马灯、闹铃、温度采集显示、时间显示等。再在完成基础功能的基础上进行深入,完成VGA视频显示系统,采集图像数据,,实时将数据传输到CRT显示器等。

    实验步骤:

         1.对CPLD进行一个系统的学习...

         2.参考其他参与者的作品设计、网上的资料文献...

         3.设计焊接,将例程进行学习、深入...

         4.在前人基础上进行创新,完成预定的目标......

============================================
      关注这个CPLD的DIY很久了,以前学过的51,CC2530,STM32等都是C语言编程,虽说有一定的编程基础,但Verilog HDL是接触不久,想通过贵网站的DIY活动实现这个实验,能熟练掌握CPLD对各种外设、总线的操作。自己的方向是图像采集与显示,也想为以后的FPGA学习打下基础。希望我能从这次活动中有所收获。

============================================

尽请期待......76-Chasel




关键词: 76     chasel     进程帖     CPLD    

高工
2013-05-19 12:50:31    评分
2楼

高工
2013-05-19 12:50:44    评分
3楼

高工
2013-05-19 12:55:42    评分
4楼

网上看到这份资料,讲解的很详细,电路图,程序都有,对此次做视频显示很有帮助...


基于CPLD的VGA视频显示系统的设计.doc


院士
2013-05-19 16:54:10    评分
5楼
嗯,这是见到第四个要做VGA视频的

高工
2013-05-19 18:57:12    评分
6楼


CPLD DIY 活动申请成功....学号: 76  Chasel

                                   ——费城76人队


高工
2013-05-19 19:05:02    评分
7楼

PCB板和元器件购置淘宝网站——http://51fpga.taobao.com/

CPLD开发板简介,元器件有限,功能无限...


高工
2013-05-19 19:09:22    评分
8楼

话说,这时间安排稍稍后了些,让能开始的先开始呗,嘿嘿....


高工
2013-05-19 19:13:11    评分
9楼



高工
2013-05-19 19:25:33    评分
10楼

CPLD与FPGA的区别

=======================

1.内部结构不一样  

把基于乘积项技术、E2PROM(或Flash MEM)存储工艺的可编程逻辑器件叫CPLD。 

把基于查找表技术、SRAM存储工艺的可编程逻辑器件叫FPGA。 

========================
2.门电路数量不一样 
CPLD集成度相对小一点,多用于2万门规模以下的设计,适合实现较复杂的组合逻辑,如编、译码设计。 
FPGA,集成度较高,内部触发器多,多用于1万门以上的大规模系统设计,适合做复杂的时序逻辑设计。 
========================
3.配置方式不一样 
FPGA是基于SRAM的,就是掉电之后数据丢失,需在FPGA外加配置芯片(EPROM等),将配置数据写入其中,系统每次上电自动将数据配置到SRAM中。 

CPLD器件采用EEPROM存储技术,可重复编程,且系统掉电后,EEPROM中的数据不会丢失,适于数据的保密。 

========================= 

4.乘积项和查表式的比较 

查表式根据输入查找对应的结果,是很偷懒的一种计算方式。但查表式里的结果哪里来?就是由EDA软件算出来的,然后将得到的结果配置到FPGA里。 

相比之下,乘积项就显得很勤劳了,它将所有输入信号经过内部的门电路都算一遍了之后才得到输出的。 

============================

5.内部延时不一样 

CPLD内部延时固定。 

FPGA内部延时不固定(可能在几ns之间变化)。  

================================

6.应用场合不一样 

CPLD适合实现较复杂的组合逻辑,如编、译码设计。

FPGA适合做复杂的时序逻辑设计。 

==================================


共41条 1/5 1 2 3 4 5 ›| 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]