实验名称:基于CPLD的数显转速表
实验概要:完成功能:实时读取传感器信号,按键可设置计数值并修改时间值,12864显示转速,电压值、当前里程,总里程。不仅如此,总里程值实时存入EEROM,开机时读取总里程值而不用重新设置。
关注这个CPLD的DIY很久了,以前学过的51,avr,CC2533,STM32等都是C语言编程,虽说有一定的编程基础,但Verilog HDL是初次接触,想通过贵网站的DIY活动实现这个实验,能熟练掌握CPLD对各种外设、总线的操作。自己的方向是高速数据采集,也想为以后的FPGA学习打下基础。希望我能从这次活动中有所收获。