【解析新特性】300W单路输出工业电源>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » Xilinx首个20nm All Programmable器件开始投片

共1条 1/1 1 跳转至

Xilinx首个20nm All Programmable器件开始投片

高工
2013-07-10 15:41:41    评分

 创新点:1.  20nm

                  2.工艺采用ASIC级可编程架构UltraScale

当人们还在探讨20nm制程能否带来更多性能、功耗和价格的好处时,Xilinx已经急不可耐了(因为可敬的竞争对手们声称或已经和Intel合作14nm、20nm FinFET了),并用创新性的UltraScale架构把上述问题一举搞定。

        说白了,性能咋提高40%?就是架设了一些像城市内快速公交或城际高铁一样的桥,让速度更快。功耗问题主要由TSMC搞定。

          详细请见下面:

------------------------------------------------------

        20nm UltraScale器件相对竞争产品,提前一年实现1.52倍的系统级性能和可编程系统集成度

2013710日,中国北京讯 — All Programmable FPGASoC3D IC的全球领先企业赛灵思公司 (Xilinx, Inc. (NASDAQ:XLNX) )今天宣布,延续28nm工艺一系列行业创新,在20nm工艺节点再次推出两大行业第一:投片半导体行业首款20nm器件,也是可编程逻辑器件(PLD)行业首款20nmAll Programmable器件;发布行业第一个ASIC级可编程架构UltraScale™。这些具有里程碑意义的行业第一发布,延续了赛灵思在28nm领域投片首款器件以及在All Programmable SoCAll Programmable 3D ICSoC增强型设计套件上所实现的一系列行业第一的优势。

图示:灵思UltraScale架构:行第一个ASIC程架构,可从20nm平面晶体管planar)工16nm乃至FinFET晶体管技术扩展,从芯片(monolithic)到3D IC展。它不能解决整体系吞吐量展限制的问题问题而且直接应对进节点芯片性能方面的最大瓶颈问题——互连

赛灵思公司可编程平台产品部高级副总裁Victor Peng指出:我们制定了业界最积极的20nm投片计划,我相信,和最接近的竞争产品相比,赛灵思在在高端器件上远远领先至少一年的时间,而在中端器件上则领先至少半年左右。当你结合采用台积(TSMC)技术和我们的UltraScale架构,并通过我们的Vivado® 设计套件进行协同优化,我们相信将比竞争对手提前一年实现1.52倍的系统级性能和可编程系统集成 ——相当于领先竞争产品整整一代。

赛灵思同台积合作,就像28HPL(高性能低功耗)开发过程一样,把高端FPGA的要求注入20SoC开发工艺之中。赛灵思和台积公司在28nm工艺节点上的通力协作,让赛灵思成为行业第一个28nmAll Programmable FPGASoC3D IC器件的推出者,把赛灵思推上了性价比和功耗、可编程系统集成以及降低材料清单(BOM)成本方面领先一代的地位。现在,赛灵思已经将这种行之有效的行业领先合作模式从28nm扩展到20nm,推出了行业首个ASIC级可编程架构 — UltraScale

最新开发的UltraScale架构包括20nm平面晶体管结构 (planar)工艺和16nm乃至FinFET晶体管技术扩展,包括单芯片(monolithic)和3D IC。它不仅能解决整体系统吞吐量扩展限制的问题和时延问题,还能直接应对先进节点芯片性能方面的最大瓶颈问题 — 互连。

     现在,人们需要采用一种创新型的架构来管理每秒数百Gbps信息流的系统性能,以及在全线速下进行智能处理的能力,并可扩展至Tb级流量和每秒10亿次浮点运算(teraflop)级的计算能力。单凭提升每个晶体管或系统模块的性能,或者增加系统模块数量,都不足以实现上述目标,因此必须从根本上提高通信、时钟、关键路径以及互连技术,以实现行业新一代高性能应用(如下图所示),满足海量数据流和智能数据包、DSP或图像处理等要求。

UltraScale架构通过在全面可编程的架构中采用尖端ASIC技术,可解决如下挑战:

  • 针对海量数据流而优化的宽总线支持多兆位(multi-terabit)吞吐量
  • 多区域类似ASIC的时钟、电源管理和下一代安全性
  • 高度优化的关键路径和内置的高速存储器串联,打破DSP和包处理的瓶颈
  • 第二代3D IC系统集成芯片间带宽的步进功能
  • I/O和存储器带宽,提供动态时延缩短和3D IC宽存储器优化接口
  • Vivado工具消除布线拥堵和协同优化,器件利用率超过90%,且不会影响性能

首批UltraScale器件不仅将进一步扩展赛灵思目前市场领先的28nm Virtex®Kintex® FPGA以及3D IC产品系列,而且还将成为未来Zynq® UltraScale All Programmable SoC的基础。此外,UltraScale器件还将通过新的高性能架构需求实现下一代更智能系统,其中包括:

§  提供智能包处理和流量管理功能的400G OTN

§  支持智能波束形成的4X4混合模式LTEWCDMA Radio

§  支持智能图形增强和识别的4K2K8K显示器

§  面向智能监视与侦察(ISR)的最高性能系统

§  面向数据中心的高性能计算应用

 




关键词: Xilinx     首个     Programmable     器件    

共1条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]