我选择第二种方案:申请PCB板,购买组委会提供的元器件包
实验名称:基于cpld的八音盒设计
实验内容:
利用蜂鸣器实现音乐八音盒效果,利用不同开关控制不同音效,实现音乐的演奏。
关注这个CPLD的DIY很久了,以前学过的51,AVR,STM32等都是C语言编程,虽说有一定的编程基础,但Verilog HDL是接触不久,想通过贵网站的DIY活动实现这个实验,能熟练掌握CPLD对各种外设、总线的操作。自己的方向是嵌入式软硬件设计,也想为以后的FPGA学习打下基础。希望我能从这次活动中有所收获。
我要赚赏金打赏帖 |
|
|---|---|
| 告别手动建模:我让AI用FreeCAD画了个开发板外壳被打赏¥30元 | |
| 【瑞萨RA8D1测评】总结收官——从IMU动作识别到LVGL桌宠被打赏¥33元 | |
| 【瑞萨BLE/WIFI模块测评】MPU6050双链路对比被打赏¥30元 | |
| 【瑞萨BLE/WIFI模块测评】DA14531被打赏¥28元 | |
| 【瑞萨BLE/WI-FI模块测评】DA16200被打赏¥28元 | |
| 【瑞萨BLE/WIFI模块测评】环境搭建被打赏¥32元 | |
| 【瑞萨RA8D1测评】LVGL显示动画被打赏¥30元 | |
| 【瑞萨RA8D1测评】IMU动作识别的数据采集与模型训练被打赏¥33元 | |
| 【S32K3学习整理】时钟系统 ClockOut 功能被打赏¥28元 | |
| 【S32K3学习整理】以太网LoopBack模式功能验证被打赏¥26元 | |