EEPW论坛

24-Bit 定时器基本介绍 Timer24 V 2.6功能和概述

功能和概述
  24-bit 通用定时器使用三个 PSoC 块
  源时钟频率高达 48 MHz
  计数结束后自动重新加载计数周期
  时钟捕获速率高达 24 MHz
  终止计数输出脉冲可用作其他模拟和数字功能的输入时钟
  中断触发选项包括：终止计数、捕获（部分器件中可用）或当计数器达到某个预先设定的值
      24-bit 定时器用户模块提供了具有周期可编程并带捕获功能的递减计数器。 可从任何系统基准时钟或外部
源选择时钟和使能信号。 一旦启动，定时器便持续运行，每当计数结束时，再重新从周期寄存器加载其内
部值开始计数。 在终止计数之后的时钟周期中，输出将为高电平。 事件能够获得当前定时器计数值，通过
捕获输入信号的沿。 在每个时钟周期中，定时器都会将计数与比较寄存器的值进行对比测试，测试两者为
“ 小于”(Less Than) 还是“ 小于或等于”(Less Than or Equal To) 关系。 可以基于计数结束或比较
信号生成中断。 有些器件系列提供了两个额外的功能。 即中断选项包括“ 捕获中断方式”(interrupt
on capture)，以及可将比较信号路由到行总线上。 如果这些选项在您器件上可用，则器件编辑器将显示
它们。

如需此文件，请访问：24-Bit 定时器基本介绍.pdf。