OpenVINOTM,给你看得见的未来!>>
电子产品世界 » 论坛首页 » 企业专区 » Cypress » 双输入 7 到 13-Bit 递增 ADC 数据手册 DualADC V 2.2

共1条 1/1 1 跳转至

双输入 7 到 13-Bit 递增 ADC 数据手册 DualADC V 2.2

专家
2013-08-30 15:37:26    评分

双输入 7 到 13-Bit 递增 ADC 数据手册 DualADC V 2.2功能和概述:


功能和概述
  同时对两个输入进行采样
  7 到 13-bit 分辨率
  2 的补码或无符号整数
  采样率从 4 到大于 10,000 sps
  多输入范围,包括 Vss 到 Vdd
  积分转换器提供良好的正常模式抑制
  内部或外部时钟


      DualADC 用户模块是双输入递增 ADC,其分辨率可在 7 到 13 比特之间调整。 它可以配置为通过优化积分时间来删除不需要的高频率。 可以通过配置适当的参考电压和模拟接地来测量输入电压范围(包括轨至轨)。 输出可以配置为 2 的补码或无符号整数。 DualADC 适合于需要同时对两个信号进行采样的应用场合,如电源测量。 像其他 PSoC ADC 一样,可以复用传递给两个输入的信号。 CPU 负荷因输入电平而异。例如,当 Vin = +Vref 时,有 10,014 个 CPU 周期(最大 13 位)。 当 Vin = AGND 时,有 5,278 个 CPU周期(平均 13 位)。 当 Vin = -Vref 时,有 542 个 CPU 周期(最低 7-13 位)。


如需此文件,请访问:双输入 7 到 13-Bit 递增 ADC 数据手册 DualADC V 2.2.pdf




关键词: DualADC     数据手册    

共1条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]