EEPW论坛

上拉电阻：

1、当TTL 电路驱动COMS 电路时，如果TTL 电路输出的高电平低于COMS

电路的最低高电平(一般为3.5V)，这时就需要在TTL 的输出端接上拉电阻，

以提高输出高电平的值。

2、OC 门电路必须加上拉电阻，才能使用。

3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。

4、在COMS 芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上

拉电阻产生降低输入阻抗，提供泄荷通路。

5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限

增强抗干扰能力。

6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。

7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有

效的抑制反射波干扰。

上拉电阻阻值的选择原则包括:

1、从节约功耗及芯片的灌电流能力考虑应当足够大;电阻大，电流小。

2、从确保足够的驱动电流考虑应当足够小;电阻小，电流大。

3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑

以上三点,通常在1k 到10k 之间选取。对下拉电阻也有类似道理

对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，

主要需要考虑以下几个因素：

1. 驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动

能力越强，但功耗越大，设计是应注意两者之间的均衡。

2. 下级电路的驱动需求。同样以上拉电阻为例，当输出高电平时，开关管断开，

上拉电阻应适当选择以能够向下级电路提供足够的电流。

3. 高低电平的设定。不同电路的高低电平的门槛电平会有不同，电阻应适当设

定以确保能输出正确的电平。以上拉电阻为例，当输出低电平时，开关管导通，

上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。

4. 频率特性。以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电

路之间的输入电容会形成RC 延迟，电阻越大，延迟越大。上拉电阻的设定应考

虑电路在这方面的需求。

下拉电阻的设定的原则和上拉电阻是一样的。

OC 门输出高电平时是一个高阻态，其上拉电流要由上拉电阻来提供，设输入端

每端口不大于100uA,设输出口驱动电流约500uA，标准工作电压是5V，输入口

的高低电平门限为0.8V(低于此值为低电平);2V(高电平门限值)。

选上拉电阻时：

500uA x 8.4K= 4.2 即选大于8.4K 时输出端能下拉至0.8V 以下，此为最小阻值，

再小就拉不下来了。如果输出口驱动电流较大，则阻值可减小，保证下拉时能低

于0.8V 即可。

当输出高电平时，忽略管子的漏电流，两输入口需200uA

200uA x15K=3V即上拉电阻压降为3V，输出口可达到2V，此阻值为最大阻值，

再大就拉不到2V 了。选10K 可用。COMS 门的可参考74HC 系列

设计时管子的漏电流不可忽略，IO 口实际电流在不同电平下也是不同的，上述

仅仅是原理，一句话概括为：输出高电平时要喂饱后面的输入口，输出低电平不

要把输出口喂撑了(否则多余的电流喂给了级联的输入口，高于低电平门限值就

不可靠了)

在数字电路中不用的输入脚都要接固定电平，通过1k 电阻接高电平或接地。

1. 电阻作用：

l 接电组就是为了防止输入端悬空

l 减弱外部电流对芯片产生的干扰

l 保护cmos 内的保护二极管,一般电流不大于10mA

l 上拉和下拉、限流

l 1. 改变电平的电位，常用在TTL-CMOS 匹配

2. 在引脚悬空时有确定的状态

3.增加高电平输出时的驱动能力。

4、为OC 门提供电流

l 那要看输出口驱动的是什么器件，如果该器件需要高电压的话，而输出口的输

出电压又不够，就需要加上拉电阻。

l 如果有上拉电阻那它的端口在默认值为高电平你要控制它必须用低电平才能

控制如三态门电路三极管的集电极，或二极管正极去控制把上拉电阻的电流拉下

来成为低电平。反之，

l 尤其用在接口电路中,为了得到确定的电平,一般采用这种方法,以保证正确的电

路状态,以免发生意外,比如,在电机控制中,逆变桥上下桥臂不能直通,如果它们都

用同一个单片机来驱动,必须设置初始状态.防止直通!

2、定义：

l 上拉就是将不确定的信号通过一个电阻嵌位在高电平!电阻同时起限流作用!

下拉同理!

l 上拉是对器件注入电流，下拉是输出电流

l 弱强只是上拉电阻的阻值不同，没有什么严格区分

l 对于非集电极(或漏极)开路输出型电路(如普通门电路)提升电流和电压的

能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。

3、为什么要使用拉电阻：

l 一般作单键触发使用时，如果IC 本身没有内接电阻，为了使单键维持在不被

触发的状态或是触发后回到原状态，必须在IC 外部另接一电阻。

l 数字电路有三种状态：高电平、低电平、和高阻状态，有些应用场合不希望出

现高阻状态，可以通过上拉电阻或下拉电阻的方式使处于稳定状态，具体视设计

要求而定!

l 一般说的是I/O 端口，有的可以设置，有的不可以设置，有的是内置，有的是

需要外接，I/O 端口的输出类似与一个三极管的C，当C 接通过一个电阻和电源

连接在一起的时候，该电阻成为上C 拉电阻，也就是说，如果该端口正常时为

高电平，C 通过一个电阻和地连接在一起的时候，该电阻称为下拉电阻，使该端

口平时为低电平，作用吗：

比如：当一个接有上拉电阻的端口设为输如状态时，他的常态就为高电平，用于

检测低电平的输入。

l 上拉电阻是用来解决总线驱动能力不足时提供电流的。一般说法是拉电流，下

拉电阻是用来吸收电流的，也就是你同学说的灌电流

---------------------------------------------------------------------------------

有可商讨的地方。

1 、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有

效的抑制反射波干扰。

电阻串联才是实现阻抗匹配的好方法。通常线阻的数量级都在几十ohm，如

果加上下拉的话，功耗太大。

电阻串联和拉电阻都是阻抗匹配的方法，只是使用范围不同，依电路工作频率而

定

21、当TTL 电路驱动COMS 电路时，如果TTL 电路输出的高电平低于COMS

电路的最低高电平(一般为3.5V)，这时就需要在TTL 的输出端接上拉电阻，

以提高输出高电平的值。

不建议采用这种方法。缺点有2。1 TTL 输出地电平时，功耗大。2TTL 输出高

电平时，上拉电源可能会有电流灌到TTL 电路的电源，影响系统稳定性。

3 3、对于高速电路，过大的上拉电阻可能边沿变平缓。

应该不会。做输入时，上拉电阻又不吸收电流。做输出时，驱动电流为 电路输

出电流+上拉通道输出电流。 电阻的容性特征很小，可忽略。

4 2. 下级电路的驱动需求。同样以上拉电阻为例，当输出高电平时，开关管

断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。

当输出高电平时，开关管怎么回关断呢? CMOS 电路的输出级基本上是推拉时。

输出地电平时，下面的MOSFET 关断，上面的导通。高电平时反过来。该条只

适合OC 电路

上拉电阻下拉电阻的总结.pdf

【更多资源】