电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA/CPLD » Xilinx ISE14.7 VHDL文件综合报错(conv_integer),


共3条 1/1 1 跳转至

Xilinx ISE14.7 VHDL文件综合报错(conv_integer),大家帮忙看看。

助工
2014-02-14 10:43:01    评分

71  --keep track of miso/mosi bit counts for data alignmnet
72  PROCESS(ss_n, clk)
73  BEGIN
74    IF(ss_n = '1' OR reset_n = '0') THEN                         --this slave is not selected or being reset
75  bit_cnt <= (conv_integer(NOT cpha) => '1', OTHERS => '0'); --reset miso/mosi bit count
76    ELSE                                                         --this slave is selected
77      IF(rising_edge(clk)) THEN                                  --new bit on miso/mosi
78        bit_cnt <= bit_cnt(d_width+8-1 DOWNTO 0) & '0';          --shift active bit indicator
79      END IF;
80    END IF;
81  END PROCESS;


ERROR:HDLParsers:3375 - "F:/***/src/spi_slave.vhd" Line 75. Choices for an array aggregate (result of operator) must be locally static unless there is only one choice. (LRM 7.3.2.2)



ISE14.7 VHDL文件综合报错(conv_integer)




关键词: ISE14.7     VHDL     conv_integer    

高工
2014-02-14 14:41:02    评分
2楼
看意思好像是数组问题,VHDL语法都快忘完了,好久不用了!

高工
2014-02-14 16:06:56    评分
3楼
是不是变量类型不对呢?

共3条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]