FPGA的时钟输入频率有下限吗?-电子产品世界论坛

共2条 1/1 1 跳转至页

FPGA的时钟输入频率有下限吗?

菜鸟

2014-03-26 14:13:35 打赏

FPGA的时钟输入频率有下限吗?

高工

2014-03-26 14:41:57 打赏

2楼

FPGA的时钟输入频率的下限要看具体的型号，一般不太关心这个。

共2条 1/1 1 跳转至页

打赏帖
与电子爱好者谈读图二被打赏50分
【FRDM-MCXN947评测】Core1适配运行FreeRtos被打赏50分
【FRDM-MCXN947评测】双核调试被打赏50分
【CPKCORRA8D1B评测】---移植CoreMark被打赏50分
【CPKCORRA8D1B评测】---打开硬件定时器被打赏50分
【FRDM-MCXA156评测】4、CAN loopback模式测试被打赏50分
【CPKcorRA8D1评测】--搭建初始环境被打赏50分
【FRDM-MCXA156评测】3、使用FlexIO模拟UART被打赏50分
【FRDM-MCXA156评测】2、rt-thread MCXA156 BSP制作被打赏50分
【FRDM-MCXN947评测】核间通信MUTEX被打赏50分