这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » DIY与开源设计 » 电子DIY » Verilog HDL跟VHDL为什么不是VHDL更好呢?

共1条 1/1 1 跳转至

Verilog HDL跟VHDL为什么不是VHDL更好呢?

助工
2014-04-04 10:48:28     打赏
Verilog HDL跟VHDL为什么不是VHDL更好呢? verilog HDL比VHDL会比较差一点,因为VHDL有并行语句.

共1条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]