OpenVINOTM,给你看得见的未来!>>
电子产品世界 » 论坛首页 » 综合技术 » 电源与模拟 » 改进的DAC相位噪声测量可实现超低相位噪声DDS应用

共2条 1/1 1 跳转至

改进的DAC相位噪声测量可实现超低相位噪声DDS应用

助工
2018-09-03 16:09:02    评分

在雷达应用中,相位噪声是需要高杂波衰减的系统的关键性能指标。相位噪声是所有无线电系统的关注点,但是雷达尤其需要在频率偏移处的相位噪声性能比通信系统更接近载波。

这些高性能系统中的系统设计人员将选择超低相位噪声振荡器,从噪声的角度来看,信号链的目标是为振荡器相位噪声分布增加最小的降级。这需要对信号链中变化的分量进行残余或相加的相位噪声测量。

最近推出的高速数模转换器(DAC)产品对于频率转换阶段所需的任何LO的波形生成和频率创建都极具吸引力。然而,雷达目标对DAC相位噪声性能提出了挑战。

 

图1. AD9164相位噪声改善。

 

在本文中,我们展示了使用AD9164 DAC在10 kHz偏移下测得的超过10 dB的改进  图1说明了改进,我们将讨论如何通过结合电源稳压器选择和测试设置改进来实现结果。

 

相位噪声定义

相位噪声是周期信号的过零点偏差的量度。考虑具有相位波动的余弦波

 

 

相位噪声由相位变化的功率谱密度确定

 

 

在线性方面,单侧相位噪声定义为

 

 

相位噪声通常以10log(L(f))的dBc / Hz为单位表示。然后在相对于RF载波的偏移频率处绘制相位噪声数据。

 

图2.相位噪声图方法。

 

相位噪声的一个重要的进一步定义是绝对相位噪声与残余相位噪声。绝对相位噪声是系统中测量的总相位噪声。残余相位噪声是被测器件的附加相位噪声。这种区别在测试设置和确定系统中组件级相位噪声贡献的过程中变得至关重要。

 

DAC / DDS相位噪声测量方法

本节中的数字说明了DDS相位噪声测试设置。对于DAC相位噪声测量,假设DAC用作直接数字合成器(DDS)子系统的一部分。DDS采用数字正弦波模式实现到DAC,可以是单片IC,也可以是与DAC通信的FPGA或ASIC。在现代DDS设计中,数字相位误差可以比DAC误差小得多,并且DDS相位噪声测量通常受DAC性能的限制。

最简单和最常见的测试设置如图3所示。时钟源用于DDS,DDS输出馈入互相关型相位噪声分析仪。这很容易实现,因为只需要一个DDS。然而,通过该测试设置,没有方法来提取振荡器贡献以仅显示DDS相位噪声。

 

图3.绝对相位噪声DDS测试设置包括DAC和振荡器噪声。

 

图4显示了从测量中消除振荡器相位噪声的两种常用方法,提供了残留噪声测量。测量的缺点是在测试设置中需要额外的DAC。然而,这一好处是DAC相位噪声贡献的更好指标,可用于系统级分析预算。

 

图4a。使用相位检测器方法测量DDS残余相位噪声。

 

图4a显示了相位检测器方法。在这种情况下,使用两个DAC,振荡器贡献从下转换为直流中的两个DUT中减去。

 

图4b。使用互相关法测量DDS残余相位噪声。

 

图4b示出了使用互相关相位噪声分析的方法。在这种情况下,DDS2和DDS3用于将时钟贡献转换为测量的LO端口,它们的贡献在交叉相关算法中被消除,并且在测量中获得DDS1残余相位噪声。

 

电源噪声贡献

在低噪声模拟和RF设计中,电源噪声是众所周知的因素。电源纹波周期性地调制到RF载波上,并在频率偏移等于纹波频率时在RF载波上产生杂散。调节器1 / f噪声也调制到RF载波上,并有助于相位噪声分布。图5说明了这些原理。

 

图5.调制到RF载波上的电源缺陷。

 

测量结果

在研究真正的DAC相位噪声性能时,考虑了测试设置和稳压器噪声性能。

最初的DAC评估板包括 用于模拟和时钟电压的  ADP1740稳压器。将噪声频谱密度与最近发布的超低噪声调节器进行了比较,选择了ADM7155。图6显示了产品数据表中所示噪声密度的比较。电源修改仅仅是将ADM7155用于AD9164时钟(数据表引脚VDD12_CLK)和模拟电压(数据表引脚VDD12A)。

 

图6.调节器噪声密度比较。注意Y轴单元 - ADM7155的数量级提高了。

 

接下来,考虑测试设置选项用于残余相位噪声测量。Rohde和Schwarz FSWP选择的互相关方法主要是出于可用性和便利性。使用的测试设置如图7所示。

 

图7. AD9164相位噪声测量的测试设置。

 

图8. AD9164 800 MHz输出相位噪声比较。

 

图8是三种情况的测量。使用绝对相位噪声方法进行的初始评估板测量显示为红色曲线。浅蓝色曲线也是绝对测量,但随着调节器的改进。深蓝色曲线是残余相位噪声测量,还包括调节器改进。

测量表明初始测量中的三个一般限制区域在调查开始时并不明显。低于1 kHz的频率受到时钟源噪声的限制。1 kHz至100 kHz的频率受到稳压器选择的限制。100 kHz以上的频率受时钟源的限制。10 MHz以上的急剧下降是时钟源的贡献,因为所使用的时钟是乘法晶振以产生6 GHz,而滚降来自乘法级中使用的RF滤波器ICfans。

调节器改进的残余相位噪声测量是在额外的DAC频率下进行的,图9总结了几个。修改在几个评估板上重复,所有情况都显示出相同的改进结果。

 

图9. AD9164残余相位噪声测量,低噪声稳压器改进。

 

 

表1中显示了具有相似噪声密度的超低噪声稳压器系列。如所示,对DAC相位噪声的影响非常显着,并且建议考虑用于需要最佳相位噪声性能的RF系统的任何区域。

 

总结

针对基本定义,绝对与残余相位噪声,DAC相位噪声测量测试设置和稳压器噪声贡献提供了相位噪声评估。

演示了DAC相位噪声改善,包括残余相位噪声测试方法和最佳调节器选择。最终结果是当模拟电压和时钟电压由ADI公司的低噪声稳压器系列供电时,AD9164现在是超低相位噪声,基于DDS的应用的推动者。




关键词: DAC     相位噪声     DDS     半导体     IC     ICfan    

管理员
2018-09-04 09:37:08    评分
2楼

谢谢楼主分享


共2条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]