这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 使用ISE将未使用的管脚变成高阻态

共5条 1/1 1 跳转至

使用ISE将未使用的管脚变成高阻态

工程师
2020-02-02 15:31:38     打赏

如何处理没有使用的IO管管脚,肯定很多设计过程师都在迷茫中。这个问题该如何呢?
是悬空还是应该做其他处理,如果悬空,当设计管脚不够用必然会造成整个板卡的改版。
如果去避免这个问题,这也是Xilinx ISE强大的地方。
我们可以在生成BIT的时候,完成这个工作。
具体设置,见图:选择上下拉或者高阻态。




工程师
2020-02-03 14:52:17     打赏
2楼

明白了
!


助工
2020-02-04 13:57:20     打赏
3楼

原来是这样搞的


工程师
2020-02-05 16:36:34     打赏
4楼

一张图就懂了


高工
2020-03-04 22:08:24     打赏
5楼

图丢了


共5条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]