EEPW论坛

模拟开关，是利用JFET或MOS的特性实现控制信号通路的开关，主要用来完成信号链路连接或断开的切换功能。由于它具有功耗低、速度快、无机械触点、体积小和使用寿命长等特点，在各种自动控制系统和电子数码产品中得到了广泛应用。

传统CMOS工艺模拟开关的结构如图1所示。将NMOS与PMOS并联，可使信号在两个方向上同等顺畅地通过。门极用于控制开关的导通和截止，NMOS在Vgs为正的时候导通，在Vgs为负的时侯截止，PMOS则反之。由于PMOS和NMOS的不同特性，导致他们组成的开关具有如下图所示的特性。NMOS和PMOS之间承载信号电流的多少由输入与输出电压比决定。由于开关对电流流向不存在选择问题，因而也没有输入端与输出端之分。两个MOSFET由内部反相与同相逻辑控制下导通或断开。CMOS开关的好处是轨到轨的动态范围，双向操作，在输入电压变化时，导通电阻保持不变。

静态参数（导通电阻，漏电流，逻辑控制触发电平）：①导通电阻RON，不同通道导通电阻的差异RON，导通电阻的平坦度RFLAT(ON)。

导通电阻会导致信号有损失，尤其是当开关串联的负载为低阻抗时损失更大。应用中应根据实际情况选择导通电阻合适的开关。特别需要注意，导通电阻的阻值与电源供电电压有直接关系，通常电源电压越大，导通电阻就越小。

NMOS管在信号比较低时的导通电阻较小，而PMOS管则在输入信号较高时的导通电阻较小，两个电阻并联后，则在整个信号的有效范围内都比较低。

漏电流Leakage Current ：一个理想状态的开关要求导通状态下的电阻为零，断开状态下导通电阻趋于无限大，漏电流为零；而实际上开关断开时为高阻状态，漏电流不为零，常规的CMOS漏电流约1nA左右。开关断开时，漏电流会流入负载，从而引起额外的误差。如果信号源内阻很高，传输信号为直流量，就特别需要考虑模拟开关的漏电流，一般希望漏电流越小越好。

需要注意，如果通过模拟开关前端电路的阻抗大则漏电流的影响不容忽略，如果前端电路阻抗较小，则导通电阻的影响就会更大些。

逻辑控制触发电平VIH，VIL。VIH可以被模拟开关识别成逻辑高电平的最小电平值；VIL可以被模拟开关识别成逻辑低电平的最大电压值。