这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » 综合技术 » 基础知识 » 电阻选型和使用的正确姿势,你GET到了吗?

共1条 1/1 1 跳转至

电阻选型和使用的正确姿势,你GET到了吗?

工程师
2021-02-24 10:07:39     打赏
电阻是电路中必备的器件之一,但你知道如何才能正确选型和使用吗? follow me~ 



提示 1:封装选择
                           手持终端中常用的封装为贴片式封装,主要的尺寸有 0201、0402、0603、0805 四种。

提示 2: 功率选择
                            优选功率等级为:1/20W,1/16W,1/10W,1/8W;当对功率、PCB 空间无要求时,选择 1/16W;对 1/20W,1/16W,1/10W,1/8W 优选厚膜贴片电阻;电阻工作的平均功率必须小于电阻工作的额定功率的 60%;

 

提示 3:精度选择                            通常对于 1/20W,1/16W,1/10W,1/8W 电阻都选择±5%精度电阻;对精度检查电路需要使用±1%精度以上的电阻,如充电 ADC 检测端得分压电阻等;±1%的电阻优选 E96 系列电阻;±5%的电阻优选 E24 系列;

 

提示 4:阻值选择                            需要根据实际电路的需求计算来选择需要的阻值。尽量选择现有项目已经使用过的物料,对新立项目应该严格控制;

 

2     匹配电阻的应用经验
2.1 串联匹配的应用原则:就是要求匹配电阻值与驱动器的输出阻抗之和与传输线的特征阻抗相等。理想的信号驱动器的输出阻抗为零,实际的驱动器总是有比较小的输出阻抗,而且在信号的电平发生变化时,输出阻抗可能不同。比如电源电压为+4.5V 的 CMOS 驱动器,在低电平时典型的输出阻抗为37Ω ,在高电平时典型的输出阻抗为 45Ω ;TTL 驱动器和 CMOS 驱动一样,其输出阻抗会随信号的电平大小变化而变化。因此,对 TTL 或 CMOS 电路来说,匹配电阻是不可能有十分正确的匹配电阻,需要折中考虑。
规定 1:链状拓扑结构的信号网路不使用串联终端匹配,所有的负载必须接到传输线的末端。

2.2 并联匹配应用原则:理论出发点是在信号源端阻抗很大的情况下,通过增加并联电阻使负载端输入阻抗与传输线的特征阻抗相匹配,达到消除负载端反射的目的。在实际的电路系统中,芯片的输入阻抗很高,因此对单电阻形式来说,负载端的并联电阻值必须与传输线的特征阻抗相近或相等。假定传输线的特征阻抗为 50Ω ,则 R 值为 50Ω 。如果信号的高电平为 3V,则信号的静态电流将达到 60mA,在手机中是绝对不允许的。
规定 2:在手机和手持终端电路板上禁止采用并联电阻匹配设计。

 

3   上下拉电阻的应用经验3.1 通用原则                   在手持式终端而言,上下拉电阻的选取考虑主要基于三点:1)从节能及芯片的灌电流能力考虑,应该选择电阻大,电流小;2)从确保足够的驱动电流考虑,应当选择电阻足够小,电流大;3)从高速电路考虑过大的上下拉电阻可能是信号边缘变平缓;
推荐 1:上拉电阻尽可能控制在 1-10k 之间,常用推荐:10k、4.7k、2.2k
推荐 2:下拉电阻尽可能选择 100k,高速电路没有必要不是用下拉电阻。





关键词: 电阻     选型     电阻器    

共1条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]