EEPW论坛

51、[问] 由于受到板子尺寸的限制，我的电路板采用两面贴片焊接芯片，板子上走了很多的过孔，信号线也走在附近，这样走线会对信号产生干扰吗？

[答] 如果是低速数字信号，应该问题不大。否则肯定会影响信号的质量。

52、[问] 数字线在考虑要不要做阻抗匹配时，是看信号传出至反射回来时，总时间是否超过上升沿的20%，若超过则需阻抗匹配。请问模拟线要不要阻抗匹配？怎样考虑？

[答] 低频的模拟信号是不需要匹配的，射频的模拟信号当然也要考虑匹配问题。

53、[问] 关于完整的地平面，在使用AD/DA芯片的板子上，如果层数比较多，可以提供一个完整的模拟地和一个完整的数字地；也可以在这两层地平面上都分别划分模拟地，数字地。二者孰优孰劣？

[答] 一般来讲，都会铺完整的地平面。除非是一些特殊的情况，比如板子的模拟部分和数字部分是明显分开的，可以很容易地区分开。

54、[问] 用磁珠或MECCA连接数字、模拟地时，是利用其频率特性，使数字地中高频成分不影响模拟地，同时保证二者电平相等。那么，0ohm电阻连接数字、模拟地有什么作用，有时还只用一小块铜连接，能分析一下吗？

[答] 磁珠的等效电路相当于带阻限波器，只对某个频点的噪声有显著抑制作用，使用时需要预先估计噪点频率，以便选用适当型号。

对于频率不确定或无法预知的情况，磁珠不合。0欧电阻相当于很窄的电流通路，能够有效地限制环路电流，使噪声得到抑制。

电阻在所有频带上都有衰减作用(0欧电阻也有阻抗)，这点比磁珠强。铜皮类似于0ohm电阻。)

55、[问] 如何避免布线时引入的噪声？

[答] 数字地与模拟地要单点接地，否则数字地回流会流过模拟地对模拟电路造成干扰。

56、[问] PCB如何预防PWM等突变信号对模拟信号(如运放)产生的干扰,又如何进行测试这种干扰(辐射干扰或传导干扰)的大小？除布局布线需要注意外,有无其他方法来进行抑制(除屏蔽的手段）？

[答] 要从运放的几个接口入手，输入端要防止空间耦合干扰和PCB串扰（布局改善）；电源需要不同容值去耦电容。测试可以用示波器的探头测试上面说的位置，判断出干扰从何而来。

PWM信号如果是通过低通滤波变成直流控制电压的话，可以考虑就进做滤波，或者并联对地一个小电容，让PWM的波形变圆，减少高频分量。

57、[问] 请问，在电路板中，一个ARM或者FPGA经常会向外连接很多RAM，FLAH这样的器件，请问这些主芯片与这些存储器之间的连线需要注意什么，过孔的数目有什么限制么？数字信号中常用的过孔孔径大小是多少？过孔孔径的大小对信号的影响大么？

[答] 如果速度大于100MHz，则一根信号线上的过孔不要超过两个，过孔不能太小，一般，10个mil的孔径即可。

58、[问] 请问在布双面板（高频是）的时候，顶层地和底层地相连时的过孔也是越少越好吗？那么要怎么放过孔比较合理呢？

[答] 过孔少是针对信号线，如果是地的过孔，适当的多一些会减少地回路和阻抗。放的原则是就进器件。

59、[问] LVDS信号布线应该注意哪些？如何布线？

[答] 平行等长;

60、[问] 请问数据线并行布线是不是为了相互干扰？

[答] 并行走线要注意线与线的间距，防止串扰发生。

61、[问] 在一块4层板，布有一整个采集系统，有模拟放大、数字采集、MCU。布好后，如何测量此系统的输入阻抗，如何做到系统的输入阻抗和传感器匹配，如何匹配，有没有相关的设计原则？

[答] 不知道您的模拟信号的频率多高，如果不高则不需要阻抗匹配。阻抗匹配可以用一些仿真软件计算PCB的阻抗。例如AppCAD。器件的阻抗可以通过手册查询。

62、[问] 经常会看到PCB板上有很多地孔，这些地孔是越多越好吗？有什么规则吗？

[答] 不是．要尽量减少过孔的使用，在不得不使用过孔时，也要考虑减少过孔对电路的影响。

63、[问] 在多层板布线的时候难免会有跨平面的现象。我们现在的做饭是在割平面时尽量优先照顾到差分线不跨平面。但有以为老师的说法是单端的不能跨，差分的反倒没那么严格。请教下老师对此的看法？

[答] 单端和差分信号在跨越地平面后都得回流回去，如果回流绕很大圈才回去，一样会感应更多的干扰进来，如果差分线上的噪声一样，则会彼此抵消，所以是有一定道理的。

64、[问] 在高速多层PCB设计时，数字地和模拟地怎么区分？是根据器件的数据手册中说明的进行连接吗？

[答]高速设计不用分数字地和模拟地。

65、[问] 对PCB走线的熔断电流如何考虑??PCB走线多大电流时会熔断,和哪些因素有关?

[答] 参考0.15×线宽(mm)=A，这时电流。设计时候不能用熔断电流做预算。这样就是铜线的截面积。

66、[问] 请问，在信号输入输出接口和电源输入接口等方面需要做哪些保护？电源为220V输入转直流时，在实际应用时，需要采取哪些防护措施？

[答] TVS管，保险丝这些在电源上是必须的。信号的话，看情况也得加TVS管，及二极管来保护模拟电路输入出现大电压的情况。

67、[问] 见PCB板的布线折弯时有45度角和圆弧两种，有何优缺点，怎么选择？

[答] 从阻抗匹配的角度，这两种线都可以做成匹配的弯角。但是圆角可能不好加工。

68、[问] 在高频走线中如果尺寸受限，常用的走线方法或者说合理的走线方法有那些？比如说蛇形走线，可以吗？

[答] 不好，会引入更多寄生参数。

69、[问] 请问在使用仪表放大器时关键的输入型号，我在器件层其周围还有必要覆铜吗，我在器件的底层已经覆铜了。还有仪表放大器的反馈电阻我是用直插的，引线就长了，换成贴片的电阻温漂和就达不到要求，请问该怎样处理？

[答] 一般仪放芯片资料会有推荐的Layout的方法及图，可以参考。保证引线短和粗是必须的。选用贴片低的电阻还是直插高的电阻哪种好，得看具体调试的结果。

70、[问] PCB软件可以自动布线，但器件的位置布局是不是得手动放置？

[答] 布局布线都手动完成。

71、[问] 在做PCB板制板时，PCB选材有没有什么特殊的规定或是一般如何选材？我现在在制作高频信号电路板，请问您选择什么材质的PCB板较好？

[答] 目前较多采用的高频电路板基材是氟糸介质基板，如聚四氟乙烯(PTFE)，平时称为特氟龙，通常应用在5GHz以上。做板时跟PCB厂商说明即可。

72、[问] 我是PCB设计的初学者，我想了解下去耦电容的选型规则是什么？还有值的大小怎么计算？

[答] 一般情况，对于电源产生部分，要用10u和0.1u的电容去耦，要同时考虑高频和低频的去耦；对于其他原件一般都是用0.1u的电容在电源部分去耦。

73、[问] 一个5khz的脉冲信号在板子上走20cm长，10mil宽的走线之后，其衰减能达到多少呢？

[答] 不同的材质的ＰＣＢ的寄生参数不同，可以根据你使用的寄生参数建立模型来计算。

74、[问] 在高频中走的微带线走线与地平面的距离有什么要求吗？比如说大于1mm。还是没有太大的要求，只要差不多就可以了？还是要按共面波导计算？

[答] 一定要用共面波导或者微带线的阻抗仿真计算。

75、[问] 如何布线才能尽可能地降低线间高频信号的串扰？

[答] 高频信号匹配好会减少反射，同样也会减少辐射。

76、[问] 想请问在DC-DCConvertIC，在IC下方需要连接到地平面，透过Via连接到地平面，Via孔的数量多与少影响程度为何？

[答] 一般可以根据参考设计来设计．由于电流较大，可能需要一定数量的Via。

77、[问] 阻抗匹配时，若引脚给出的阻抗值为复数，即既有阻抗部分又有电抗部分，这时阻抗匹配如何做？光考虑电阻部分吗？

[答] 考虑共轭匹配，将阻抗的虚部抵消。

78、[问] 高频中集中参数和分布参数那种比较好？要怎么选择这两种方法比较合适呢？

[答] 分布方法，较高，但比较复杂；集总方式相对简化，但有一定误差。

79、[问] 双层板连接上下覆铜地的过孔分布有何要求？

[答] 一般来讲只是为了提高连通性的话，应该对分别没有太多要求。

80、[问] 如何在中频应用中，如何平衡放大器输入端的寄生电感和寄生电容?

[答] 一般来讲寄生电感和电容对中频电路的影响较小，可以忽略．只要保证不引入大的寄生电容和电感值就行了。

81、[问] 怎样能有效减少电路元件间的干扰影响，以及放大器如何布局才能限度的抑制纹波的引入？

[答] 减少干扰的原则是：

• 减少辐射端；
  

• 加强被干扰的隔离、屏蔽和退偶；

纹波减少的原则也是：

• 减少开关电源的纹波输出；

• 足够的退偶滤波；

82、[问] 6层设计时，层的分配技巧，那些走线要走中间层？

[答] 看你的设计了。原则是保证模拟信号线和模拟地有单独两层。

83、[问] 在模拟地和数字地相连时，采用的方法是否在数字地处接一个合适的磁珠到模拟地？那这个磁珠要怎么选呢？

[答] 磁珠主要是起到隔离高频噪声的作用，不同的磁珠滤波频率不同，所以要根据板上噪声的情况来选择合适的器件。

84、[问] 請问对于高于5G以上的讯号布局有何要注意的地方?

[答] 既要考虑传输线效应，又要考虑寄生效应，还有EMI的问题。

85、 [问] 电路中有高速逻辑器件时，布线长度为多大？

[答] 布线不怕长，就怕不对称或者有比较大的差，这样容易因为时延造成错误的逻辑。

86、[问] 在高速数字电路板中，有多个不同电压值的电源，铺电源平面时应该尽量采用多层电源平面还是在同一层电源平面上分开布置好？

[答] 可以在一个平面上多个电压，注意之间隔离开。也可以把重要的电源单独走一层，这样保证它不受其他电源干扰。

87、[问] 在走差分线的时候由于空间限制，不能完全等距等长，请问是等距优先还是等长优先？

[答] 等长可以保证阻抗匹配，但是不等距实际上对差分匹配也有影响，需要仿真测试。

88、[问] 在PCB布局中，如何减少电磁干扰？另外哪些模块应该距离主控制芯片近一点？

[答] 对于主控制器，主要传输数字信号，所以模拟和电源部分应远离控制器；对于减小电磁干扰，需要注意匹配，去耦，布局布线，分层等问题，建议参考一些资料。

89、[问] 考虑信号完整性时，如果只知道数字芯片的频率是1GHZ，一般会估算他的上升时间是为周期的1/10，即0.1ns。有何依据吗？

[答] 这是一个一般性原则，沿的速度取决于器件输出口的速度。如果太慢会影响判决。再快了芯片工艺达不到了。

90、[问] 你好，请问ARM芯片提高电源的抗干扰，除了在电源输入端接入TVS管之外，电源输入端的输入脚要接电感比较好，还是磁珠比较好？

[答] 一般会使用磁珠。

91、[问] pcb板在线能不能仿真一下，也就是怎么验证下板子有没有问题?

[答] 有些PCB软件可以做一些走线检查和完整性分析，例如cadence。

92、[问] 在pcb布线时有些人在信号的输入输出端串一个电阻进行端接，这个作用大吗？要如何选择这个电阻呢？那些地方需要这样做呢？

[答] 这要看串联电阻的作用，有的是起到限流作用的，有的可能是做阻抗匹配。

93、[问] 对影响电源的高速脉冲串有什么好的抑制方案或者成比较系统的处理方法吗？

[答] 您所谓的高速脉冲串，无非就是不同频率的干扰信号，采用不同值的电容退偶。

94、[问] 高速PCB对板材有什么特殊要求没有？

[答] 高频电路对PCB材料有要求．在高频下要考虑传输线效应。

95、[问] 关于信号线的阻抗匹配，请作点介绍和作法？

[答] 频率较低场合，需要考虑信号线的宽度和电流的承载能力的关系，高频时，需要考虑匹配等长等问题。

96、[问] 高频信号线的抗干扰措施有哪些？布线时应注意哪些方面？

[答] 这个问题比较宽泛，很难一两句话说清楚。

97、[问] 为什么高速信号不用分数字和模拟地？

[答] 因为驱动器端可以调整输出相位差，PCB布局好了再调整就很难了，接收端直接输入了，无法调整。

98、[问] 关于差分线的等长补偿，您为何就直接建议在驱动器端补偿呢？能解释一下吗？EricBogatin的书中也只是给出结论，但无解释。

[答] 驱动端有些芯片有调整功能，PCB线设计好不容易改了，接受端直接输入一般都没有时延调整的功能。

99、[问] 在高频选用制板材料时，介电常数是不是越小越好呢？

[答] 意味着寄生电容小，然而对于信号线特征阻抗的设计时对介电常数是有要求的，不能一概而论。

100、[问] 多大频率的晶振要考虑MCU与晶振间的走线方式？

[答] 晶振与MCU应尽量靠近，用短的直线连接。

101、[问] 开关电源过来的直流电上面带有100mv左右的噪声，应该如何有效地滤除？

[答] 可以考虑加调制器LDO产品稳定电源，或者考虑适当的去耦电容滤除纹波。

102、[问] 模拟电源是否也可以铺平面，是否和地的作用相同？

[答] 电源当然可以铺平面。若不能铺平面，电源线要尽量粗。

103、[问] 请问，两层电路板的覆铜，什么时候选择两面均覆，什么时候仅选择一面覆铜呢？

[答] 如果能保证一面是全地平面的话，可以只铺一层。

104、[问] 请问在高频（1GHz以上）板的设计中，过孔的大小及过孔间距有什么要求？阻抗匹配时需要考虑到的因素有哪些？板材需要注意么？差分走线与地平面的距离有什么注意事项？

[答] 如何需要综合考虑以上指标，建议做整体的电路仿真和调试，寄生效应会影响仿真效果，需要进行反复验证和尝试。

转帖自网络