EEPW论坛

 上面曲线中，PDN系统的目标阻抗要求在40MHz以内小于10 mohm
在PDN系统中只有1个330uF，1个22uF，1个10uF电容
此时，在3Mhz以后不满足要求，在此基础上我们添加自谐振频率比较高的100nF电容，如下：

此时的PDN阻抗曲线如下（粉色）：


可以看到，此时在10Mhz以后可以满足要求，但是在6MHz左右仍然是超标的，我们可以通过继续增加100nF电容来使PDN阻抗继续向下降，个数如下：

在6Mhz左右还有一点超标，继续添加100nF电容：

此时，PDN所有频段阻抗满足要求，但是我们发现了，需要100个100nF电容，电容数量太多了，而且在20MHz位置设计冗余过于大了，而在3MHz左右则有一定风险；
在只添加100nF电容时，6MHz左右位置超标的原因是由于电容并联的反谐振，看过上篇文章的同学肯定不陌生了，有三种因素会影响反谐振峰值，我们可以通过减小容值差的方法来减小反谐振；
选择添加1uF电容来减小大电容和100nF电容之间的容值差，电容分布如下：

PDN如下：

在添加了1uF电容后，电容的数量大大减少了，曲线较之前只有100nF时也有所好转，但是此时，仍然有两处反谐振峰有点大，因此我们可以进一步在10uF、1uF、100nF之间插入电容以减小反谐振峰，电容分布如下：

此时，电容的种类多了，电容的个数则进一步减少，最重要的是，PDN曲线平坦的多了，除了阻抗本身以外，对于这种平坦的（谐振比较小的）阻抗曲线，一些电流产生的电压噪声更友好；
通过三种添加电容的方式，我们可以初步得到结论，尽量不要一种容值电容选到底，尤其是小电容，这样需要很多个电容，而且在电容自谐振点阻抗降下来的同时，电容并联反谐振峰则比较大；
而适当选取不同容值电容配合，则可以减小电容并联反谐振峰；
除了减小反谐振峰以外，还可以根据PDN阻抗曲线的****，选取自谐振频点相应的电容以压低PDN阻抗，但是需要注意，电容的安装电感会使电容的自谐振频点向低频移动，因此在选择电容时需要注意，更要注重减小电容的安装电感；
本文通过添加不同容值电容的组合，仿真总结了电容添加的基本原则，就是容值差尽量小一些，可以采用每10倍频程3种容值的方式，此时PDN曲线最为平坦，但是电容的效果还受制于电容的安装电感，因此在PCB布局时应注意减小电容的安装电感；