EEPW论坛

本培训内容属于FPGA的高级设计培训，内容涉及FPGA内容设计、FPGA外部高频电路设计方法和Cadence软件的使用技巧、基于嵌入式系统的实时多任务操作系统等内容。为了兼顾大家的水平不一致的实际情况，所以培训内容中也简单介绍了整个设计的完整流程和设计的关键环节的使用技巧。

培训内容：

第1 讲:FPGA设计流程

图形用户界面设计流程、EDA工具设计流程、命令行设计流程

第2 讲: 设计输入

宏功能模块使用

使用知识产权(IP) 函数

使用MegaWizard Plug-In Manager

宏功能模块使用示例和使用技巧

基于VHDL 语言设计示例和使用技巧

在EDA 工具中使用宏功能模块的方法

指定初始设计的约束条件

设计方法与设计规划

从上到下与从下到上的设计方法相结合的设计技巧

基于块的设计流程

第3 讲: 综合

EDA 综合工具的使用技巧

控制Analysis & Synthesis

综合网表优化方法和使用技巧

设计的可靠性检查方法和技巧

第4 讲: 仿真

使用EDA 工具进行设计仿真

基于EDA软件的仿真方法

手动时序仿真流程和技巧

进行PowerGauge 功耗估算

仿真Excalibur 设计

第5 讲: 布局布线

分析布局布线结果

使用EDA软件优化布局布线

人工优化布局布线技巧

第6 讲: 基于块的设计

Quartus II 基于块的设计

使用LogicLock 区域

LogicLock 与EDA 工具结合使用

第7 讲: 时序分析

在Quartus II 软件中进行时序分析

使用EDA 工具进行时序分析

第8 讲: 时序逼近

使用时序逼近布局图

使用网表优化实现时序逼近

使用LogicLock 区域实现时序逼近

第9 讲: 编程与配置

使用Programmer 对一个或多个器件进行编程

建立辅助编程文件

使用Quartus II 软件通过远程JTAG 服务器进行编程

第10 讲: 调试

使用SignalTap II 逻辑分析器

使用SignalProbe

使用Chip Editor

第11 讲: 项目管理

使用Chip Editor 识别延时与关键路径

使用Resource Property Editor 修改资源属性

使用Change Manager 查看和管理更改

验证ECO 更改的效果

第12 讲: 系统级设计

使用SOPC Builder 建立SOPC 设计

使用DSP Builder 建立DSP 设计

第13 讲: 软件开发

在Quartus II 软件中使用Software Builder

指定软件构建设置

生成软件输出文件

生成闪存编程文件、生成无源编程文件、生成存储器初始化数据文件。

第14 讲:使用Cadence软件设计FPGA高频电路

第15 讲:基于嵌入式系统的Ucos-II实时多任务操作系统使用技巧

★ 参加人员：

高校、科研院所和企业从事FPGA设计的软硬件工程师或教学人员。

★ 时间和地点：

2005年8月13日－8月16日 北京

★ 报名办法：

凡参加培训班的同志，请用正楷认真填写报名回执，可邮寄亦可用传真报名。我们将根据报名先后顺序发送报到通知。并详告具体报到时间、地点及行车路线。

地 址：北京市83－055信箱 （邮编：100083）

联系电话：010－62005506 62036404

传 真：010—62359586

联 系 人： 李亚楠

网 站：www.cyclone.com.cn

★ 费用及其它：

（1）培训费：3800元/人 （不含食宿费）

（2）会务组统一安排食宿，帮助预定返程始发车、机票，以上费用自理。

（3）特殊情况收不到报到通知或有不详之处请用电话联系。

二〇〇五年四月