Re: verilog综合后无法仿真的问题-电子产品世界论坛

共1条 1/1 1 跳转至页

Re: verilog综合后无法仿真的问题

菜鸟

2005-09-06 21:06:26 打赏

直接做后仿真（时序仿真）吧，别作综合后仿真了，没什么用处，现在综合工具牛的很。
多读一下www.xilinx.com上的文档，找一找 post time simulation + modelsim的文档。
写的很详细的。

关键词： verilog 综合无法真的问题

共1条 1/1 1 跳转至页

打赏帖
【FRDM-MCXA156评测】4、CAN loopback模式测试被打赏50分
【FRDM-MCXA156评测】3、使用FlexIO模拟UART被打赏50分
【FRDM-MCXA156评测】2、rt-thread MCXA156 BSP制作被打赏50分
【FRDM-MCXN947评测】核间通信MUTEX被打赏50分
【FRDM-MCXN947评测】核间通信IRQ被打赏50分
【STM32H7S78-DK评测】TouchGFX制作数字密码锁被打赏50分
【FRDM-MCXA156评测】1、I3C温度传感器源码解读被打赏50分
【FRDM-MCXN947评测】kick Core1 点亮LED被打赏50分
【FRDM-MCXN947评测】添加Rt-thread IAR 环境下运行补丁被打赏50分
【换取逻辑分析仪】+体验TEMT6000环境光传感器被打赏43分