这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » 综合技术 » 关于verilog及fpga的一些问题?

共1条 1/1 1 跳转至

关于verilog及fpga的一些问题?

菜鸟
2005-11-20 16:42:57     打赏
请教各位: 1。fpga是否能自己产生时钟信号。因为我看有条类似这样的语句: always #delay clk=~clk 但不知道该语句是用来测试用的还是fpga自己能够产生时钟? 2。由于平时我都是用QuartusII进行仿真,不知道其他软件怎么用的。看verilog教程的例程,输入信号都是用语言编写,而我用QuartusII是都是建立了一个输入文件进行可视化输入,并非语言。在哪些环境下才用语言呢?



关键词: 关于     verilog     一些     问题    

共1条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]