Xilinx

版主：暂无版主

[置顶] 【福利征集】工程师工作台缺失好物！回帖给我，帮你实现！ EEPW\|浏览：48556\|回复：49\| 18782458718 2026-06-06 17:28:14
[置顶] 功能安全，不只是标准问题，更是系统问题 EEPW\|浏览：18773\|回复：2\| andeyqi 2026-05-07 09:19:07
[置顶] EEPW新年祝福 lantu\|浏览：46354\|回复：26\| flyway 2026-03-18 15:55:21
[置顶] 打赏了！打赏了！打赏了！ lantu\|浏览：227271\|回复：46\| jwdxu2009 2026-02-07 09:00:31
[置顶] EEPW会员技术专刊《电子设计与芯片应用》纸质版免费索阅在这里 lantu\|浏览：250072\|回复：23\| jj1230 2025-12-03 18:31:42
请教如何计算器件的D触发器数量【软件智能】 bucker\|浏览：2012\|回复：0\| bucker 2018-01-24 18:38:38
Synthesis going Out-of-Date for Unrelated Changes EEPW干货喵\|浏览：3363\|回复：1\| 熊猫爱善 2018-01-23 10:13:00
How to Constrain Clock Interactions correctly EEPW干货喵\|浏览：2767\|回复：1\| 熊猫爱善 2018-01-23 10:11:55
usb_verilog 有很详细的英文说明，外添一份大连理工的论文，一起看包你完全理解usb,最后是usb_jtag 的verilog状态机 dongzhiL332\|浏览：6395\|回复：9\| GUIWENJING 2017-12-25 10:11:12
zynq的FCLK_clk0无输出，请问是什么原因？【Zynq】 maxwell1015\|浏览：4412\|回复：0\| maxwell1015 2017-12-22 14:09:55
SPARTAN 3AN系列 excel footprint xiaolin4006\|浏览：1794\|回复：0\| xiaolin4006 2017-12-18 21:31:47
国外一大学的SPARTAN-3E开发板的实验例子（含代码很经典） jiangnanyu\|浏览：21259\|回复：46\| cuiapei 2017-12-07 21:06:22
请问用过Spartan6系列的产生的MIG的吗？MIG产生的源代码只能是verilog吗？可以选择VHDL吗？ tanyushuang727\|浏览：3070\|回复：1\| jhy222222 2017-11-22 19:59:54
zynq调试MMU section translation fault 【Zynq】 piqiuarm\|浏览：4465\|回复：0\| piqiuarm 2017-10-23 13:27:14
V3学院杯开发大赛【ZingBoard开发手记】 zhaocheng2006\|浏览：2316\|回复：2\| eepwnet 2017-10-17 14:07:49
V3学院杯大赛【ZedBoard开发手记】 zhaocheng2006\|浏览：2397\|回复：3\| eepwnet 2017-10-17 14:07:34
求助irda红外 SIR 协议的发送接收 VHDL设计【Zynq】 xiaozhengzheng\|浏览：2127\|回复：0\| xiaozhengzheng 2017-09-03 22:14:33
书上第一个实验我的超级终端显示的不太对 simonmao8385\|浏览：2162\|回复：2\| machinnneee 2017-07-31 16:06:56
V3学院杯：全可编程SoC嵌入式系统设计大赛 eepwnet\|浏览：1877\|回复：3\| machinnneee 2017-06-20 08:34:17
有用zynq处理器的前辈帮帮我吗？【Zynq】粪海狂蛆\|浏览：2802\|回复：0\| 粪海狂蛆 2017-05-16 19:05:33
求助xilinx spartan6 倍频的方法 xilinxeepw\|浏览：9157\|回复：9\| liweisdut 2017-03-07 15:38:01
vivado 程序有相应的 com/ole/activeX 程序访问进程吗？【软件智能】 dinggaofei\|浏览：2294\|回复：2\| 熊猫爱善 2017-03-01 12:22:16
zynq中的DDR3写入问题，求解【Zynq】 fanrizhao\|浏览：4383\|回复：1\| fanrizhao 2017-02-09 16:49:34
FIR Compiler IP Core问题求助 wwmumu\|浏览：21726\|回复：21\| sanbaiqian 2017-01-18 15:16:48
xilinx.com官网论坛如何发帖【Zynq】 wjxboy\|浏览：1728\|回复：0\| wjxboy 2016-12-13 23:47:56
EK-Z7-ZC706-G 使用的问题如何处理【Zynq】 wjxboy\|浏览：3065\|回复：2\| vaioshop 2016-12-07 08:28:23
ISE和modelsim联合仿真时，出现这个问题，该怎么解决啊【软件智能】借鉴A学习者B\|浏览：4239\|回复：0\| 借鉴A学习者B 2016-11-25 13:13:08
请问是否可以通过labview开发任何一款XILINX的fpga啊？【ZYNQ开发板申请】 wangjiahao88\|浏览：2836\|回复：1\| 未羊 2016-11-19 19:37:30
求问VHDL如何能生成随机数 shabbylife\|浏览：3619\|回复：1\| machinnneee 2016-10-28 17:54:08
为什么edk调试时出现 No Source Available for "main()" zynq\|浏览：4880\|回复：1\| talentx 2016-09-21 16:00:06
Xilinx收购Auviz Systems，FPGA与GPU之战终于要开始了【软件智能】 Ameya360\|浏览：2835\|回复：1\| machinnneee 2016-09-08 15:24:22
这个问题怎么解决呢少静\|浏览：2734\|回复：2\| 少静 2016-08-12 11:20:46
没有什么方式可以实现外部到内部DMA（S2MM)的连续传输 simonmao8385\|浏览：2813\|回复：1\| lolo84 2016-08-09 10:21:23
zedboard的PL怎么做串口读写啊 seeker\|浏览：9585\|回复：1\| lolo84 2016-08-09 10:15:57
请问7015上的gtp和hr是什么? legend198908\|浏览：3914\|回复：1\| lolo84 2016-08-09 10:05:23
请问vdma在往ddr里面传输完第一次数据遇到的问题站的高尿的远\|浏览：3889\|回复：1\| lolo84 2016-08-09 09:53:37
请问vdma传递完一帧数据，是如何传递下一帧数据的？？？axi-stream4发起什么信号啊？？站的高尿的远\|浏览：3851\|回复：1\| lolo84 2016-08-09 09:45:06
zynq中如何从gp取数据放到FIFO中【Zynq】 qianrenrui\|浏览：7370\|回复：3\| lolo84 2016-08-05 12:52:47
怎么用PL去读DDR啊？西门\|浏览：3528\|回复：1\| lolo84 2016-08-05 12:47:43
我想使用I2c接口，这样应该怎么创建一个双向IO口呢？ leo\|浏览：3313\|回复：1\| lolo84 2016-08-05 12:43:35
ZYNQ的以太网LWIP与软件中断可以同时使用导致异常【Zynq】 pingis58\|浏览：8286\|回复：2\| lolo84 2016-08-05 11:57:40
AXI_Lite接口的自定义IP核slv_reg问题 nj1987\|浏览：5254\|回复：1\| lolo84 2016-08-05 11:51:12
新人求教，请问ZYNQ的启动电路是怎样的？贝克街的亡灵\|浏览：4611\|回复：8\| lolo84 2016-08-05 11:23:31
ZedBoard学习手记（九）在ZedBoard上运行QT图形软件【Zynq】啸风\|浏览：5230\|回复：2\| inkdot 2016-07-15 20:29:02
跟着热浪一起翻滚吧——Artix-7开发板试用申请乐呵乐呵\|浏览：61753\|回复：75\| yanhaijian 2016-07-04 14:48:50

全部| 精华| 求助| 资料| 经验| 方案

共1558条 5/39 |‹ ‹ 3 4 5 6 7 8 › ›| 跳转至页

发新帖

每日签到

话题
软件智能
硬件优化
ZingBoard开发手记
ZedBoard开发手记
ZYNQ开发板申请
Zynq

热门分类
STM32	MCU
通讯及无线技术	物联网技术
电子DIY	板卡试用
基础知识	软件与操作系统
我爱生活	小e食堂