网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 企业专区 » Xilinx » AXI_Lite接口的自定义IP核slv_reg问题

共2条 1/1 1 跳转至页

AXI_Lite接口的自定义IP核slv_reg问题

nj1987
工程师
2015-01-23 17:58:47     打赏

vivado中创建的自定义IP核，内存映射的寄存器全是slv_reg0、slv_reg1、slv_reg2。。。。这种名字命名的，请问是不是vivado就按（slv_reg数字）这种格式识别映射到ps端的ip核寄存器？？？？？

回复
收藏
0



关键词： slv_reg     axi—lite    

lolo84
菜鸟
2016-08-05 11:51:12     打赏
2楼

这个是它的example名称，可以改的~ ，如果你要通过ps读出pl端的数值，只要将pl端的信号引进来，然后在它对应译码的位置pin上去就可以了~ 希望对你有帮助~

亲 希望你看下我做的板子，没准对你有帮助

http://lolo84.spaces.eepw.com.cn/articles/article/item/123715


评论
共2条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]
-

嵌入式开发

STM32

MCU

FPGA

软件与操作系统

RISC-V

国产MCU

-

综合技术

-

DIY与开源设计

-

行业应用

-

活动中心

-

高校专区

-

休闲专区

-

企业专区

-

论坛服务

—
—
—
版
块
导
航