网站首页
电子产品世界 » 论坛首页 » FPGA

FPGA  -  R

全部| 精华| 求助| 下载
共1678条 32/42 |‹ ‹ 30 31 32 33 34 35 › ›| 跳转至页
assign crc_tmp = {crc[13:0], 1'b0};这个赋值语句是怎么回事啊。 【FPGA/CPLD】
clumsydonkey|浏览：3294|回复：4| clumsydonkey 2010-05-07 00:14:10
Altera FPGA_CPLD设计 【FPGA/CPLD】
xie0jing0|浏览：2360|回复：3| xie0jing0 2010-05-03 10:40:43
强烈建议增加rss功能 【FPGA/CPLD】
jackwanghpss|浏览：3018|回复：8| jackwanghpss 2010-05-02 22:35:47
Quartus常见错误分析 【FPGA/CPLD】
halibote523|浏览：2419|回复：4| larrybird 2010-04-27 14:00:20
DSP builder模块调用问题 【FPGA/CPLD】
一天郡守|浏览：2345|回复：2| Jason_Zhang 2010-04-19 18:05:13
追新的朋友注意了：TI Code Composer Studio 4.0 介绍 【DSP系统】
艾科瑞德|浏览：6927|回复：4| 艾科瑞德 2010-04-19 08:47:45
quartus 输出引脚问题 【FPGA/CPLD】
fangjunjie|浏览：8241|回复：5| huangming1985 2010-04-18 15:05:59
初学verilog问题 【FPGA/CPLD】
imeradio|浏览：4132|回复：10| Jason_Zhang 2010-04-18 12:16:46
Quartus II 9.0 下载地址及license 【FPGA/CPLD】
cjfwindy|浏览：3114|回复：4| Jason_Zhang 2010-04-18 12:07:19
如何正序显示ram中内容 【FPGA/CPLD】
becoll|浏览：2742|回复：3| Jason_Zhang 2010-04-17 14:53:28
CIC Xilinx FPGA trainning - HDL编程指南 【FPGA/CPLD】
Hongjun|浏览：2808|回复：1| nieyang 2010-04-17 14:12:22
有哪位高手做过将Serdes加在FPGA中吗？ 【FPGA/CPLD】
xiaokira|浏览：2341|回复：1| Jason_Zhang 2010-04-14 18:11:42
Perl语言入门(第四版) 【FPGA/CPLD】
Jason_Zhang|浏览：2222|回复：2| xinchao628 2010-03-24 20:23:25
开贴问问Altera CPLD样片的申请问题 【FPGA/CPLD】
osli524|浏览：5162|回复：3| fangjunjie 2010-02-16 13:03:23
Sampling and Multirate Techniques for Complex and Bandpass Signals（分享） 【FPGA/CPLD】
Jason_Zhang|浏览：1990|回复：0| Jason_Zhang 2010-02-02 12:31:19
Synopsys RTL coding（分享） 【FPGA/CPLD】
Jason_Zhang|浏览：2547|回复：0| Jason_Zhang 2010-01-20 00:50:23
Synplify Pro QuickStart（分享） 【FPGA/CPLD】
Jason_Zhang|浏览：2021|回复：0| Jason_Zhang 2010-01-17 21:58:39
[转帖]Altera公司今天正式推出Nios™ II集成开发环境（IDE）。 【FPGA/CPLD】
xiaohua|浏览：4590|回复：3| xilinxic 2010-01-09 15:59:22
ALtera公司的SOPC设计手册 【FPGA/CPLD】
Jason_Zhang|浏览：2042|回复：0| Jason_Zhang 2010-01-03 13:27:43
关于synplify pro 的compile points的疑问 【FPGA/CPLD】
becoll|浏览：2766|回复：1| Jason_Zhang 2009-12-20 18:12:44
FSM-based Digital Design using Verilog HDL（分享） 【FPGA/CPLD】
Jason_Zhang|浏览：4059|回复：0| Jason_Zhang 2009-12-20 15:59:28
modelsim时序仿真apply to region处怎么设置？ 【FPGA/CPLD】
becoll|浏览：4280|回复：2| Jason_Zhang 2009-12-19 00:44:18
Art of Writing TestBenches（分享） 【FPGA/CPLD】
Jason_Zhang|浏览：2071|回复：0| Jason_Zhang 2009-12-18 12:30:05
有谁知道Syplify Pro的最新版是哪个吗？ 【FPGA/CPLD】
Jason_Zhang|浏览：3751|回复：4| Jason_Zhang 2009-12-15 19:19:27
Mobile SDRAM 助你完成低功耗便携式产品开发 【DSP系统】
lizaofei168|浏览：2815|回复：0| lizaofei168 2009-12-11 17:12:38
关于synplify pro指示的关键路径 【FPGA/CPLD】
becoll|浏览：3082|回复：2| becoll 2009-12-09 15:37:52
如何初始化用IP生成的双口RAM？ 【FPGA/CPLD】
becoll|浏览：10024|回复：9| Jason_Zhang 2009-11-26 23:18:54
A公司和X公司的一些比较（转）～ 【FPGA/CPLD】
Jason_Zhang|浏览：2324|回复：0| Jason_Zhang 2009-11-19 21:17:00
编译后Warning: Macrocell buffer inserted after node "FST"是什么意思？ 【FPGA/CPLD】
cjz306|浏览：5569|回复：4| Jason_Zhang 2009-11-18 12:54:00
哪位有 Quartus 9.0的破解文件？ 【FPGA/CPLD】
xie0jing0|浏览：11686|回复：10| Jason_Zhang 2009-11-15 12:01:00
Altera和Xilinx的参考设计资源 【FPGA/CPLD】
Jason_Zhang|浏览：1968|回复：0| Jason_Zhang 2009-11-13 14:17:05
在modelsim中用testbench仿真，怎样才能更新generic的值? 【FPGA/CPLD】
becoll|浏览：4487|回复：2| becoll 2009-11-13 11:15:47
请问在altera中用原理图输入的工程可以在modelsim中仿真吗？ 【FPGA/CPLD】
271303204|浏览：3497|回复：1| Jason_Zhang 2009-11-02 16:20:03
spartan3 DCM资料（分享） 【FPGA/CPLD】
Jason_Zhang|浏览：2107|回复：0| Jason_Zhang 2009-10-29 20:18:26
信号release是一个什么状态？ 【FPGA/CPLD】
becoll|浏览：3791|回复：6| 271303204 2009-10-29 13:32:15
altera大学项目PS/2接口（分享） 【FPGA/CPLD】
Jason_Zhang|浏览：2041|回复：1| zly586 2009-10-23 13:39:08
quartus II中文用户教程（分享） 【FPGA/CPLD】
Jason_Zhang|浏览：2193|回复：2| bobliu9111 2009-10-15 10:47:48
全新的Altera FPGA DE1 开发板。 【FPGA/CPLD】
cplmaomao|浏览：2793|回复：0| cplmaomao 2009-10-03 22:43:03
請問quartus中的cacade 是什么東西？ 【FPGA/CPLD】
271303204|浏览：2914|回复：2| 风语者 2009-09-24 14:31:10
Nios II 与 IP核验证平台（ALTERA & XILINX & LATTICE ： CPLD & FPGA )开发板，软件与下载线 【FPGA/CPLD】
socway|浏览：4094|回复：1| cjfwindy 2009-09-23 21:40:38
全部|精华
共1678条 32/42 |‹ ‹ 30 31 32 33 34 35 › ›| 跳转至页