大家好:
我用dsp builder 编好了一个模块也成功的转化成了VHDL语言,还想再用VHDL语言编一些模块,使他们建立在一个工程下面,怎么实现呢?我在dsp builder转化的那个工程下建立新文件连接编译后不成功。
谢谢大家
有奖活动 | |
---|---|
【有奖活动——B站互动赢积分】活动开启啦! | |
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |