网站首页
电子产品世界 » 论坛首页 » FPGA

FPGA  -  延迟

全部| 精华| 求助| 下载
共12条 1/1 1 跳转至页
负载点DC-DC转换器解决电压精度、效率和延迟问题
船长demons|浏览：1206|回复：24| 南望 2022-01-09 23:40:28
负载点DC-DC转换器解决电压精度、效率和延迟问题
南望|浏览：760|回复：11| broadcai 2021-12-14 09:50:40
FPGA设计中两种IO约束：管脚约束，延迟约束
同煮山川|浏览：581|回复：1| Dummer3 2020-11-02 22:43:01
基于高精度可编程延迟单元实现高性能8倍采样器的设计
船长demons|浏览：941|回复：2| zxopenljx 2020-06-04 14:53:07
使用fmccoms4-ez来做延迟信号处理 【FPGA/CPLD】
span14|浏览：1015|回复：0| span14 2017-06-27 13:40:58
使用fmccoms4-ez来做延迟信号处理 【FPGA/CPLD】
浮沉1988|浏览：981|回复：0| 浮沉1988 2017-06-26 16:06:03
输入信号经过64个时钟延迟，再与输入数据进行叠加 【FPGA/CPLD】
钟离紫星|浏览：2425|回复：3| taksonwelson 2016-01-14 10:38:07
仿真结果有延迟，为什么？ 【FPGA/CPLD】
吹恩|浏览：2010|回复：0| 吹恩 2015-09-02 21:49:08
测试模块的clk时钟和顶层模块里的clk时钟不一样，有延迟 【FPGA/CPLD】
站的高尿的远|浏览：1528|回复：0| 站的高尿的远 2015-06-09 09:29:48
请问，时序中的I/O输入最大延迟减去输出的最小延迟是不是就是数据的建立时间 【FPGA/CPLD】
站的高尿的远|浏览：2746|回复：2| huxiaokai2005 2012-02-21 15:36:10
为什么rst管脚的不同分配会导致输出出现一拍的延迟？ 【FPGA/CPLD】
shield|浏览：2634|回复：2| lantu 2010-07-13 13:41:16
(转）IC设计中逻辑综合的一般步骤及相关基本概念 【FPGA/CPLD】
叮叮当当|浏览：2600|回复：0| 叮叮当当 2008-01-06 00:29:33
全部|精华
共12条 1/1 1 跳转至页