EEPW论坛

浅谈SDR设计SWaP和性能之间的权衡

优化的关键，RISC-V中的性能监控

探究GDDR6给FPGA带来的大带宽存储优势以及性能测试（下）

探究GDDR6给FPGA带来的大带宽存储优势以及性能测试（上）

基于ADC的TRUWB数字接收机性能及其FPGA实现.pdf 【FPGA/CPLD】

采用外部存储器解决方案提高系统性能.pdf 【FPGA/CPLD】

基于高性能FPGA的三种单芯片集成的应用设计方案

基于Virtex-5LX110验证平台实现FPGA性能的硬件系统设计

600MHz高性能可编程锁相环设计与分析.zip 【FPGA/CPLD】

为高性能FPGA平台选择合适的存储器 【DSP系统】

基于Adaboost算法结合Virtex5平台如何提升FPGA器件的性能

采用新型高性能可编程逻辑器件实现洗片机控制系统的设计

介绍使用IBERT调试FPGA芯片高速串行接口性能的步骤

基于高精度可编程延迟单元实现高性能8倍采样器的设计

基于 FPGA 的系统提高电机控制性能 【FPGA/CPLD】

[精华] AlteraFPGA硬核浮点DSP模块解决方案提高运算性能

FPGA+x86构建高性能的国产网络测试仪竞技之道

PWR系列高性能可编程交流电源的波形编辑功能和典型应用

EdgeBoard嵌入式AI解决方案中NHWC数据格式的性能分析

面对大烧录量和严格性能要求，如何高效快速生产汽车零组件

新一代可编程交流电源上市，高精度、高性能、多功能

高性能无闪存MCU提供各种通信选项

NTC想找个综合性能较好的 【DSP系统】

赛灵思自曝八大秘笈(2): 用V7GTH的自驱动​能力简化评估链路性能 【FPGA/CPLD】

DSP硬核FPGA加通用ARM实现低成本高性能数据采集和处理系统 【FPGA/CPLD】

BeagleBone 硬件性能测试(2) ---- 上电初体验 【DSP系统】

DSP系统设计100问之DSP性能 【DSP系统】

C64x系列定点DSP性能比较及发展趋势 【DSP系统】

【Nios II 处理器】Nios II性能基准测试(Nios II Performance Benchmarks) 【FPGA/CPLD】

赛灵思秘笈大放送(4) ：嵌入式系统的性能测试(2) – iozone篇 【FPGA/CPLD】

嵌入式系统的性能测试​(1) – lmbench篇. 【FPGA/CPLD】

多核架构的性能在哪里？ 【DSP系统】

我的多核性能需要多少搬家公司？ 【DSP系统】

【应用笔记】提高Nios II网络应用性能(Accelerating Nios II Networking Applications) 【FPGA/CPLD】

【应用笔记】高性能FPGA锁相环的TimeQuest时序分析(High-Performance FPGA PLL Analysis with TimeQuest 【FPGA/CPLD】

【白皮书】采用Arria V 和Cyclone V 精度可调DSP 模块实现高性能DSP 应用 【FPGA/CPLD】

【白皮书】采用Stratix V 精度可调DSP 模块实现高性能DSP 应用 【FPGA/CPLD】

【白皮书】PDN设计和FPGA收发器性能 【FPGA/CPLD】

【白皮书】采用FPGA 时序模型保证硅片性能 【FPGA/CPLD】

【白皮书】采用外部存储器解决方案提高系统性能 【FPGA/CPLD】