EEPW论坛

FPGA零基础学习之Vivado-锁相环使用教程 【FPGA/CPLD】

IPCORE之PLL-ISE操作工具 【FPGA/CPLD】

数字频率计DDS 【FPGA/CPLD】

采用可编程逻辑器件和单片机实现频率特性测量系统的设计

基于可编程逻辑芯片和CPU实现数字锁相环频率合成器的设计

基于FPGA器件和CPU控制实现数字锁相环频率合成系统的设计

FPGA100天之旅频率计设计 【FPGA/CPLD】

用DSP实现多频率忙音检测的详细设计方案 【DSP系统】

时钟频率对程序效率影响测试(Platform: ARM ZYNQ 7000 ZP20 Board) 【FPGA/CPLD】

完整数字频率计verilog代码 【FPGA/CPLD】

基于FPGA的高精度相位测量仪的设计 【FPGA/CPLD】

想请问28027的AD采样频率范围是多少呢？貌似文档中没有啊 【DSP系统】

量程自动切换数字频率计源代码（Verilog） 【FPGA/CPLD】

[精华] 信号名影响设计频率，无语 【FPGA/CPLD】

DDR与DDR2原理 【FPGA/CPLD】

用vhdl语言描述的正弦波数字数字频率及记 【FPGA/CPLD】

等精度频率计 【FPGA/CPLD】

如何提高FPGA的运行速度（转） 【FPGA/CPLD】

如何应用FPGA实现高速高精度频率测量，谢谢！ 【FPGA/CPLD】

用FPGA产生高精度DA或产生高频率高精度PWM波形 【FPGA/CPLD】

直接数字频率合成器设计（转） 【FPGA/CPLD】

基于FPGA的等精度频率计（分享） 【FPGA/CPLD】

如果需要多路频率相同，但相位不同的时钟信号，改怎么办呢？ 【FPGA/CPLD】

自动转换量程频率计控制器（分享） 【FPGA/CPLD】

基于FPGA和SRAM的数控振荡器的设计与实现 【FPGA/CPLD】

基于FPGA的直接数字频率合成器的设计和实现 【DSP系统】

基于DSP与AD9852的任意信号发生器的设计 【DSP系统】

请教：2407捕获在低频率脉冲下正常，可频率高了就造成reset，请各位高人帮忙看下我的程序 【DSP系统】

如何提高fpga的工作频率，请大虾指点 【DSP系统】

用C54X代数指令实现DTMF信号频率产生[程序源码] 【DSP系统】