网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 信号名影响设计频率，无语

共7条 1/1 1 跳转至页

信号名影响设计频率，无语

becoll
工程师
2010-10-06 22:51:53     打赏
今天终于遇上怪事了，只是修改设计中信号的名字，竟然修改前后的综合频率相差甚多，真无语~
回复
收藏
0



关键词： 号名     影响     设计     频率     无语    

Jason_Zhang
高工
2010-10-07 20:42:41     打赏
2楼
真是什么怪事都有，你的信号名是什么呢？

评论
becoll
工程师
2010-10-07 23:41:30     打赏
3楼

原来叫addr8_c，频率还可以，改成addr4_c综合频率就降了20多M。后来又给它改了不少名字，综合频率各有升降，没看出啥规律。。。。


评论
Jason_Zhang
高工
2010-10-12 17:51:39     打赏
4楼
确实是比较怪，换个版本综合呢？

评论
d00043150
菜鸟
2012-02-14 23:02:46     打赏
5楼
呵呵，没见过，弄出是什么原因了吗?

评论
huxiaokai2005
助工
2012-02-15 15:25:05     打赏
6楼
有没有做时序约束啊？

评论
halibing
菜鸟
2012-02-16 14:02:29     打赏
7楼
应该和名字没关系吧，没有约束频率是会变的。..

评论
共7条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]