触发器是在时钟的沿进行数据的锁存的,而锁锁所存器只能在使能电平有效器件才会被更新。在FPGA设计中建议如果不是必须那么应该尽量使用触发器而不是锁存器。
还有什么不同的地方吗?欢迎指正!
沿干嘛就不能锁存呢?
在74系列标准逻辑器件里,373是电平锁存,273就是沿锁存。
在FPGA中,我的意思是不要用
就是if else语句,如果只有if,而没有else的话,那么编译器就会把你的逻辑综合成锁存器,这样可能无法得到你所需要的逻辑。曾经就遇到过这样的问题,欢迎指正!