No.1 Writing Testbenches, Functional Verification of HDL Models by Janick Bergeron 本书主要以HDL(verilog/vhdl)为例,详细讲述了在IC DESIGN FLOW中Verification 以及Test的设计思想、方法和技巧,涵概了测试的各个方面,是目前进行IC设计的同仁们最为推荐的一本宝典!!
作者的个人网页有详细的介绍: http://www.janick.bergeron.com/wtb/toc.html
No.2 Priciples of Verifiable RTL Design, 2nd Ed. by Lionel Bening & Harry Foster 比较早的介绍有关RTL Validation设计的宝典书籍,是原来HP的一位大牛撰写的!!你可以到作者的网站看看,有相关的本书的设计范例以及script下载!如果想使RTL设计非常的完美,保证你的后端设计一次成功的,这本书是不可缺少的。
http://home.comcast.net/~bening/povrd.htm
No .3 A Practical Guide for Designing, Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog (HDL Chip Design) by Douglas J. Smith
最为经典的讲述VHDL以及Verilog 设计的宝典书籍!设计范例涵盖很多设计中经常用的设计模块,堪称IC设计的 “词典”, 书中的很多范例都可以作为你设计应用中的IP进行应用!!
http://www.doone.com/hdl_chip_des.html
No.4 Advanced ASIC Chip Synthesis Using Synopsys Design Compiler and PrimeTime by Himanshu Bhatnagar CONEXANT, Newport Beach, CA, USA
迄今为止唯一的一本针对主流IC设计平台工具,synopsys design compiler以及primetime的设计流程 进行具体指导的宝典!参考本书你可以很快就可以对RTLdesign flow 以及static timing analysis有很深的理解,设计功力也会增加那么一点点了, 当然还需要你勤加练习!
No.5 Reuse Methodology Manual for System-on-a-Chip Designs Third Edition Edited by Michael Keating Synopsys, Inc., Mountain View, CA, USA Pierre Bricaud Synopsys, Inc, CA, USA
进行SOC/IP 设计以及可重用设计的宝典书籍!是synopsys的一位牛牛写的!主要以mentor和synopssy的设计工具为流程,讲述了SOC/IP可重用设计,验证设计的基本方法 |
共1条
1/1 1 跳转至页
IC设计经典书籍(ZT)

[转]IC设计经典书籍
关键词: 设计 经典 书籍
共1条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【EEPW电子工程师创研计划】技术变现通道已开启~ | |
发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
【EEPW在线】E起听工程师的声音! | |
“我踩过的那些坑”主题活动——第001期 | |
高校联络员开始招募啦!有惊喜!! | |
【工程师专属福利】每天30秒,积分轻松拿!EEPW宠粉打卡计划启动! | |
送您一块开发板,2025年“我要开发板活动”又开始了! | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
stm32f103驱动舵机被打赏20分 | |
汽车+汽车电子电阻解释与分析被打赏5分 | |
STM32F103的I2C驱动OLED动态显示被打赏30分 | |
分享汽车通信和多媒体总线结构被打赏20分 | |
【我踩过的那些坑】结构堵孔导致的喇叭无声问题被打赏50分 | |
NUCLEO-U083RC学习历程38+串口通过队列的方式输出两个字符串被打赏20分 | |
【我踩过的那些坑】分享一下调试一款AD芯片的遇到的“坑”被打赏50分 | |
电流检测模块MAX4080S被打赏10分 | |
【我踩过的那些坑】calloc和malloc错误使用导致跑飞问题排查被打赏50分 | |
分享电控悬架的结构与工作原理(一)被打赏20分 |