想学习VHDL,求教
5楼
我不觉得Verilog没有VHDL移植性好。VHDL的优点在于严密,但Verilog自由方便,尤其在写Testbench时,Verilog更好。
10楼
其实学HDL语言提高最快的方法就是实践,多练练实例,本身语法就很少,只是看书的话就1、2天就能看完,而且感觉看跟不看没什么区别,遇不到什么问题。如果写代码的话,问题就会接踵而至,这样提高很快!
回复
| 有奖活动 | |
|---|---|
| 硬核工程师专属补给计划——填盲盒 | |
| “我踩过的那些坑”主题活动——第002期 | |
| 【EEPW电子工程师创研计划】技术变现通道已开启~ | |
| 发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
| 【EEPW在线】E起听工程师的声音! | |
| 高校联络员开始招募啦!有惊喜!! | |
| 【工程师专属福利】每天30秒,积分轻松拿!EEPW宠粉打卡计划启动! | |
| 送您一块开发板,2025年“我要开发板活动”又开始了! | |
我要赚赏金
