想学习VHDL,求教
5楼
我不觉得Verilog没有VHDL移植性好。VHDL的优点在于严密,但Verilog自由方便,尤其在写Testbench时,Verilog更好。
10楼
其实学HDL语言提高最快的方法就是实践,多练练实例,本身语法就很少,只是看书的话就1、2天就能看完,而且感觉看跟不看没什么区别,遇不到什么问题。如果写代码的话,问题就会接踵而至,这样提高很快!
回复
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |