用CPLD对信号做2次取反，却编译不过。如下：
module demo2(k,exain);
input exain；
reg exa；
output k;
not n1(exa,exain);
not m1(k,exa);
endmodule
为什么编译不过啊？
output or inout port "<gate output>" must be connected to a structural net expression
共5条
1/1 1 跳转至页
verilog怎么编译不过啊?
2楼
只要把“reg exa；”去掉或改成“wire exa;”，就可以了。
因为你使用的是门级描述，门与门之间的只能是wire，而不能是reg，这与RTL级描述是不同的。
共5条
1/1 1 跳转至页
回复
 我要赚赏金打赏帖 |
|
|---|---|
| 告别手动建模：我让AI用FreeCAD画了个开发板外壳被打赏￥30元 | |
| 【瑞萨RA8D1测评】总结收官——从IMU动作识别到LVGL桌宠被打赏￥33元 | |
| 【瑞萨BLE/WIFI模块测评】MPU6050双链路对比被打赏￥30元 | |
| 【瑞萨BLE/WIFI模块测评】DA14531被打赏￥28元 | |
| 【瑞萨BLE/WI-FI模块测评】DA16200被打赏￥28元 | |
| 【瑞萨BLE/WIFI模块测评】环境搭建被打赏￥32元 | |
| 【瑞萨RA8D1测评】LVGL显示动画被打赏￥30元 | |
| 【瑞萨RA8D1测评】IMU动作识别的数据采集与模型训练被打赏￥33元 | |
| 【S32K3学习整理】时钟系统 ClockOut 功能被打赏￥28元 | |
| 【S32K3学习整理】以太网LoopBack模式功能验证被打赏￥26元 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
