Warning: Found clock-sensitive change during active clock edge at time 500.0 ns on register "|one_pulse_test|stop_module:inst|count[0]"
Warning: Found clock-sensitive change during active clock edge at time 500.0 ns on register "|one_pulse_test|counter:inst4|count_num[0]"
在quartus里仿真的时候，出现上面两句警告，请问会产生什么后果呢？是什么原因？望高手指点
共7条
1/1 1 跳转至页
3楼
看起来好像是有效时钟沿处，寄存器的输入在变化，这样会使的锁存的值不稳定，有随机性。
能不能把相关的代码贴上来看看，才能知道怎么回事。
PS. 我一般都是不管warning的，因为太多了，没法管，鄙视一下自己。
能不能把相关的代码贴上来看看，才能知道怎么回事。
PS. 我一般都是不管warning的，因为太多了，没法管，鄙视一下自己。
共7条
1/1 1 跳转至页
回复
 我要赚赏金打赏帖 |
|
|---|---|
| 给28BYJ-48三自由度机械臂加一个网页控制台被打赏￥32元 | |
| 用28BYJ-48电机从零搭一台三自由度机械臂被打赏￥33元 | |
| 【英飞凌开发经验】ModusToolbox配置EdgeTalk外设被打赏￥27元 | |
| 基于BQ76952PFBR的BMS保护板热插拔损坏的原因和处理措施被打赏￥32元 | |
| 三分钟快速上手搭建nRF Connect SDK开发环境(VSCode)被打赏￥25元 | |
| 告别手动建模：我让AI用FreeCAD画了个开发板外壳被打赏￥30元 | |
| 【瑞萨RA8D1测评】总结收官——从IMU动作识别到LVGL桌宠被打赏￥33元 | |
| 【瑞萨BLE/WIFI模块测评】MPU6050双链路对比被打赏￥30元 | |
| 【瑞萨BLE/WIFI模块测评】DA14531被打赏￥28元 | |
| 【瑞萨BLE/WI-FI模块测评】DA16200被打赏￥28元 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
