网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 请问怎么更改底层连线？

共7条 1/1 1 跳转至页

请问怎么更改底层连线？

271303204
助工
2009-06-29 17:34:45     打赏

用lcell延时，为了延时能均匀点，想修改一下底层的连线配置，请问在Q中怎么修改底层连线啊？请高人指教啊

回复
收藏
0



关键词： 请问     怎么     更改     底层     连线    

271303204
助工
2009-06-30 08:59:46     打赏
2楼
好像有资料说，在chip planner中修改，但不知道怎么操作.......

评论
风语者
助工
2009-06-30 09:01:11     打赏
3楼
好像熟悉lcell的人很少啊，建议楼主做完这个项目后写一篇心得上来

评论
Jason_Zhang
高工
2009-06-30 10:10:41     打赏
4楼
确实是用chip planner手动做布线约束，不过我也没做过。因为没遇到过要求这么严格的项目。

评论
271303204
助工
2009-07-01 09:12:08     打赏
5楼

一直在想，对于底层lut与触发器究竟是怎么样构成各种数字电路的，如果能从chip planner中观察到的话，就方便很多了


评论
FPGAVHDLARM
菜鸟
2009-07-04 19:45:25     打赏
6楼

也可以用LogicLock,不过对于lcell延时，那么精确可能有点难。


评论
271303204
助工
2009-07-06 10:53:49     打赏
7楼

为什么有些能打开timing closure floorplan，而有些有不能打开，直接显示说去chip planner呢？


评论
共7条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]