网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 基于门控时钟的CMOS电路低功耗设计

共2条 1/1 1 跳转至页

基于门控时钟的CMOS电路低功耗设计

Jason_Zhang
高工
2009-08-14 15:47:38     打赏
                                                   基于门控时钟的CMOS电路低功耗设计

        阐述了如何运用门控时钟来进行CMOS电路的低功耗设计。分析了门控时钟的实现方式,如何借助EDA工具在设计中使用门控时钟,并且附有部分脚本程序,以一个watchdog timer模块为例,给出了相关的功耗分析报告和优化结果。这样,可以借助EDA工具的帮助,在综合时插入门控时钟,较大幅度地降低功耗,同时附带减小面积,为使用门控时钟进行低功耗设计者提供有益的参考。

基于门控时钟的电路低功耗设计.rar
回复
收藏
0



关键词： 基于     门控     时钟     电路     功耗     设计    

bobliu9111
菜鸟
2009-10-15 11:04:02     打赏
2楼
下载一下，顶！！

评论
共2条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]