假设我有一个顶层设计文件top.vhd和三个子模块module1.vhd、module2.vhd和module3.vhd。
以前用quantusII的logiclock功能时允许使用synplify单独综合各模块，例如单独综合module1.vhd，生成module1.vqm文件，然后用module1.vqm替换掉原工程的module1.vhd。
现在用ISE也想用类似的方法。我用synplify单独综合了一个模块，生成edf网表文件，替换原工程相应文件时，报错说顶层设计文件不是edif格式的。
难道用synpify综合ISE的工程文件只能整体综合吗？还是我用的方法不对？
共3条
1/1 1 跳转至页
用synplify不能单独综合ISE工程的某一个模块吗？
en，不过ISE的增量编译还有点不太会用。
如果某个子模块如module1.vhd满足了功能和时序条件，那么将它设为portion或使用smartguaid技术，这样下次编译时就不会影响到这个模块的逻辑了。然而我不知道该如何确定这个子模块是否满足功能和时序条件，好像在ISE工程中是不能对某一子模块单独做后仿真的（缺少sdf文件），我对在ISE中加时序约束也感到很头疼。
用synplify就不一样了，可以单独对各模块综合，添加约束，直到满足时序条件，再用生成的网表文件替换原模块文件，就能保证这个模块的逻辑在下次综合中不会改变。
继续研究中............
如果某个子模块如module1.vhd满足了功能和时序条件，那么将它设为portion或使用smartguaid技术，这样下次编译时就不会影响到这个模块的逻辑了。然而我不知道该如何确定这个子模块是否满足功能和时序条件，好像在ISE工程中是不能对某一子模块单独做后仿真的（缺少sdf文件），我对在ISE中加时序约束也感到很头疼。
用synplify就不一样了，可以单独对各模块综合，添加约束，直到满足时序条件，再用生成的网表文件替换原模块文件，就能保证这个模块的逻辑在下次综合中不会改变。
继续研究中............
共3条
1/1 1 跳转至页
回复
| 有奖活动 | |
|---|---|
| 【EEPW电子工程师创研计划】技术变现通道已开启~ | |
| 发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
| 【EEPW在线】E起听工程师的声音！ | |
| “我踩过的那些坑”主题活动——第001期 | |
| 高校联络员开始招募啦！有惊喜！！ | |
| 【工程师专属福利】每天30秒，积分轻松拿！EEPW宠粉打卡计划启动！ | |
| 送您一块开发板，2025年“我要开发板活动”又开始了！ | |
| 打赏了！打赏了！打赏了！ | |
| 打赏帖 | |
|---|---|
| 【我踩过的那些坑】STM32cubeMX软件的使用过程中的“坑”被打赏50分 | |
| 新手必看！C语言精华知识：表驱动法被打赏50分 | |
| 【我踩过的那些坑】STM32的硬件通讯调试过程的“坑”被打赏50分 | |
| 【我踩过的那些坑】晶振使用的问题被打赏100分 | |
| 【我踩过的那些坑】电感选型错误导致的处理器连接不上被打赏50分 | |
| 【我踩过的那些坑】工作那些年踩过的记忆深刻的坑被打赏10分 | |
| 【我踩过的那些坑】DRC使用位置错误导致的问题被打赏100分 | |
| 我踩过的那些坑之混合OTL功放与落地音箱被打赏50分 | |
| 汽车电子中巡航控制系统的使用被打赏10分 | |
| 【我踩过的那些坑】工作那些年踩过的记忆深刻的坑被打赏100分 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
