EEPW论坛

问题已解决！！！感谢老版的大力帮助，我的毕业设计终于完成了
是因为未将所有的ALTER、DSP BUILDER的库编译入LIBERARY
之后将DSP-BUILDER自动生成的所有HDL语言文件都导入WORK中
用MODELSIM自带的TESTBENCH生成方法就可以进行测试了！
上图！

建立 LIBERARY    NAMED   altera和 lpm
ALTER库的位置：  D:\altera\81\quartus\eda\sim_lib

dsp builder库的位置： D:\altera\81\quartus\libraries\vhdl\altera

编译入库时要注意编译的顺序，在提示下如果缺少什么库就编译什么库先

特别要注意：编译  220model.v  altera_mf.v  220pack.vhd 等基本库的编译

DSP-BUILDER真是个好东西，推荐大家学习使用