EEPW论坛

你要的就是PWM吧？
这个很简单，例程也很多。你自己找找吧

我的想法是用FPGA产生高电平和低电平，再用计数器定时器控制高电平和低电平的时间，不知道用VHDL语言怎么表述？请指教一下！

还有我在用MAX+PLUS 2进行程序仿真的时候怎么老是出现下面提示，我简直没办法  。

这个思路是正确的。
你是初学VHDL吗？如果时间不紧的话，还是先学学语法，再写吧
我用Verilog的，VHDL已经很久没写，都忘了。

为什么还在用MAX+PLUS 2呢？Altera都放弃对MAX+PLUS 2的支持了
换 Quartus II吧

写这个程序并非难事，自己看看语法结构，按照你自己上面的思路就行！

恩    谢谢各位，我是初学。再看哈书，看能不能写出来

写1 和0 分别在不同的时间下

signal cnt:integer range 0 to 255:=0;
process(clk,rst_n)
begin
    if clk'event and clk='1' then
        cnt<=cnt+1;
        if cnt>=0 and cnt<=127 then
            pwm<='1';
        else
            pwm<='0';
        end if;
    end if;
end process;