在夏老师书上看到两个例子,没明白,请教网友下:
1:
always@(a or b)
case(a)
1'b0: f=b;
1'b1: g=b;
endcase
书上说这段程序被综合后会和预先设想的不一致,怎么回事?
2:
always@(posedge clk or negedge rst)
if(rst)
a<=1'b0;
else
a<=b;
书上说此段程序产生了异步逻辑,没看懂
第二个好理解
always@(posedge clk or negedge rst)
if(rst)
a<=1'b0;
else
a<=b;
是异步复位的。
第一个
always@(a or b)
case(a)
1'b0: f=b;
1'b1: g=b;
endcase
是个分配器,a是选择端,b是输入,f和g是两路输出
我要赚赏金打赏帖 |
|
|---|---|
| 告别手动建模:我让AI用FreeCAD画了个开发板外壳被打赏¥30元 | |
| 【瑞萨RA8D1测评】总结收官——从IMU动作识别到LVGL桌宠被打赏¥33元 | |
| 【瑞萨BLE/WIFI模块测评】MPU6050双链路对比被打赏¥30元 | |
| 【瑞萨BLE/WIFI模块测评】DA14531被打赏¥28元 | |
| 【瑞萨BLE/WI-FI模块测评】DA16200被打赏¥28元 | |
| 【瑞萨BLE/WIFI模块测评】环境搭建被打赏¥32元 | |
| 【瑞萨RA8D1测评】LVGL显示动画被打赏¥30元 | |
| 【瑞萨RA8D1测评】IMU动作识别的数据采集与模型训练被打赏¥33元 | |
| 【S32K3学习整理】时钟系统 ClockOut 功能被打赏¥28元 | |
| 【S32K3学习整理】以太网LoopBack模式功能验证被打赏¥26元 | |